没有合适的资源？快使用搜索试试~
我知道了~
文库首页
大数据
Matlab
verilog产生正弦波
verilog产生正弦波
verilog
1星
需积分: 50
53 下载量
196 浏览量
2013-05-31
09:27:03
上传
评论
3
收藏
11KB
DOCX
举报
温馨提示
立即下载
用matlab产生正弦波数据，存放到ROM里，再读出来即可。
资源推荐
资源评论
Verilog HDL 代码_任意波形发生器_方波_正弦波verilog_verilog正弦波_方波verilog_
浏览：195
5星 · 资源好评率100%
可以产生最基本的三角波，正弦波，方波信号，比较简单
Verilog语言生成正弦波
浏览：157
4星 · 用户满意度95%
Verilog语言生成正弦波Verilog语言生成正弦波Verilog语言生成正弦波Verilog语言生成正弦波
verilog正弦波发生器
浏览：125
3星 · 编辑精心推荐
该文档讲述了利用FPGA实现正弦波发生器的原理，并给出了源代码。
Verilog 实现DDS 产生正弦波
浏览：132
5星 · 资源好评率100%
Verilog 实现DDS 产生正弦波 //******************顶层模块***********************// module ddS_top(clk,sin_out,dac_en,dac_rst,dac_sync,clk_p,clk2); input clk; //AD 时钟源 input clk2; //DA 时钟源 output[15:0] sin_out; out
用verilog写的DDS的正弦波
浏览：164
5星 · 资源好评率100%
直接在rom里添加的正弦波波形文件，还附带modelsim的仿真。
verilog实现任意频率的正弦波，dds
浏览：62
此代码为 通过verilog实现任意频率的正弦波，代码已经仿真过，可以使用（diamond）。里面有调用ROM核，此核可根据不同厂家的fpga芯片更换，ROM核里面存储的正弦表通过matlab生成，也可通过matlab生成其他的波形表
基于fpga产生正弦波的Verilog程序
浏览：49
5星 · 资源好评率100%
采用FPGA存储正弦波的256个点，分别输出，可以产生较好的正弦波，如果要产生其他的频率，只需改变分频比即可，即num的值。已经通过实物验证
正弦波信号发生器verilog代码
浏览：42
5星 · 资源好评率100%
完整的正弦信号发生器verilog程序代码，仿真已通过
利用Verilog在FPGA平台上输出正弦波
浏览：127
4星 · 用户满意度95%
利用Verilog在FPGA平台上输出正弦波
利用正弦波生成音频wave文件 C程序
浏览：89
5星 · 资源好评率100%
纯C语言，利用正弦波生成生成产生类似do、re、mi、fa、so的音频wave文件
verilog.zip_sine wave verilog_verilog写方波_verilog正弦波_verilog语言生成正
浏览：108
用Verilog语言编写的产生正弦波和方波的程序
dds 信号发生器：可产生正弦波、锯齿波、三角波、矩形波；频率、幅度、占空比可调；
浏览：24
5星 · 资源好评率100%
1）通过按键选择输出波形，包括正弦波、矩形波、锯齿波、三角波； 2）输出频率可调，从 10Hz~1MHz，频率步进为 1Hz； 3）输出幅度可调，幅度量化位数为 16bit，峰值能够从 0~65535 之间任 意设置； 4）矩形波占空比...
最完整的altera实现DDS正弦波、方波、三角波发生器Verilog程序用QuartusII工程
浏览：141
最完整的altera实现DDS正弦波、方波、三角波发生器Verilog程序用QuartusII工程，本资源是全网最全面的，分为代码和文本二部分。并在友晶科技板子上验证过。
FPGA实现DDS正弦波、方波、三角波发生器Verilog程序（已验证）
浏览：21
5星 · 资源好评率100%
FPGA实现DDS正弦波、方波、三角波发生器Verilog程序（已经在Altera的CycloneIII的DE0板子上试验成功验证），所有代码均在此txt文档里面，只不过里面调用了三个rom查找表（地址宽度10bit，数据宽度10bit）只需要你...
nco.rar_nco vhdl_nco 正弦波_verilog产生nco_正弦波_正弦波 振荡器
浏览：58
利用数字振荡器产生一个正弦波。修改参数可以修正弦波频率幅度相位。
波形产生器的verilog实现
浏览：92
5星 · 资源好评率100%
通过verilog语言编写程序，实现可变频率的任意波形的发生器的源代码，并用modelsim软件进行仿真测试，从而加深学生对硬件语言的掌握与综合运用，使学生将课堂所学的知识和实践有机结合起来，初步掌握计算机应用系统设计的步骤和接口设计的方法，提高分析和解决实际问题的能力。
最完整的altera实现DDS正弦波、方波、三角波发生器Verilog程序用QuartusII工程.rar
浏览：31
5星 · 资源好评率100%
最完整的altera实现DDS正弦波、方波、三角波发生器Verilog程序用QuartusII工程，本资源是全网最全面的，分为代码和文本二部分。并在友晶科技板子上验证过。
codic.zip_CODIC verilog_CODIC算法_verilog 正弦_verilog 正弦_verilog 正
浏览：128
codic算法代码，verilog，可产生正弦波，求正弦，余弦值。
正弦波 方波 锯齿波 三角波任意切换
浏览：146
4星 · 用户满意度95%
正弦波 方波 锯齿波 三角波任意切换，适合单片机多的开发操作。
verilog激励产生基础
浏览：178
verilog,基础,对于初学者编译模块激励文件所用的一些小程序！
基于FPGA的Verilog语言的波形发生器
浏览：184
波形发生器功能： 基于FPGA的Verilog语言的设计，可以实现发生锯齿波、三角波、方波、正弦波，附加功能有幅度调节，资源中有工程文件和仿真数据。
FPGA实现DDS正弦波、方波、三角波发生器Verilog程序（已验证）Quartus工程文件
浏览：56
5星 · 资源好评率100%
鉴于上次传的只有Verilog代码，怕对于像半年前的我一样的初学者仍然会遇到很大困难，现特把本人课程设计的整个Quartus工程文件一并上传，希望有用。用时只需用Quartus打开工程文件即可编译运行，频率可达16M没问题
Verilog模拟DDS产生正弦波
浏览：147
绍了使用Verilog模拟DDS产生正弦波
信号发生器三角波方波正弦波
浏览：58
可以产生三角波正弦波方波，利用运放制作，简单明了
基于Altera FPGA的高频正弦波ASK调制解调-源代码
浏览：41
基于Altera FPGA的高频正弦波ASK调制解调，正弦载波10M，基带信号采用16阶伪随机序列产生，码元速率5Mbps，成功的实现了ASK信号的调制（mod）和解调（demod），欢迎下载提供建议
基于FPGA的cordic算法输出正弦余弦,verilog编程实现,vivado2019.2平台开发,含testbench
浏览：88
5星 · 资源好评率100%
基于FPGA的cordic算法输出正弦余弦,verilog编程实现,vivado2019.2平台开发,含testbench 含代码操作演示视频 运行注意事项：使用matlab2021a或者更高版本测试，运行里面的Runme.m文件，不要直接运行子函数文件。...
DDS信号源的FPGA实现.doc
浏览：84
DDS信号源的FPGA实现，这里给出DDS信号源的FPGA设计方案。
Matlab2022b 下载
浏览：37
5星 · 资源好评率100%
上传的是文本文件，里面记的是百度网盘的链接和提取码。是永久有效的请放心！链接里的文件是安装包以及对应的安装步骤，很快就能安好。 我基本都在线，有什么问题请随时评论，我会在看到后第一时间回复您
南京邮电大学数学实验MATLAB2023综合练习1参考
浏览：71
因为有很多人来问我综合练习1怎么做，但是我没做过，所以这个仅供大家参考，欢迎大家交流指正！
评论
收藏
内容反馈
立即下载
资源评论
资源反馈
评论星级较低，若资源使用遇到问题可联系上传者，3个工作日内问题未解决可申请退款~
联系上传者
评论
wanwei2309
2018-05-10
代码复制在word，作用不大。
hjc19951212
2021-04-24
垃圾，不要下载，shit一样
u010549374
粉丝: 1
资源:
1
私信
上传资源 快速赚钱
我的内容管理
展开
我的资源
快来上传第一个资源
我的收益
登录查看自己的收益
我的积分
登录查看自己的积分
我的C币
登录后查看C币余额
我的收藏
我的下载
下载帮助
前往需求广场，查看用户热搜
最新资源
ObjectArx 2023 AutoCAD二次开发环境
按键控制并带有一个按键退出死循环
2023-1-13华为（智能制造与精密制造技术工程师）.pdf
基于SQLite的安卓剪切板、备忘录和文本复制功能设计源码
MySQL用命令创建数据库以及创建表
4-1OLED显示屏.zip
工行猴年纪念币预约脚本.zip
3-1LED灯闪烁.zip
高级别自动驾驶，离不开SOTIF.pdf
STM32新建工程模板
资源上传下载、课程学习等过程中有任何疑问或建议，欢迎提出宝贵意见哦~我们会及时处理！
点击此处反馈
安全验证
文档复制为VIP权益，开通VIP直接复制
信息提交成功
