FPGA-同步、异步复位-异步复位同步释放-实例分析

FPGA-同步、异步复位-异步复位同步释放-实例分析，包括verilog代码以及电路图。

立即下载

上传者： gtatcs 时间： 2013-05-15

sync_vs_async_resets.pdf

同步复位和异步复位的分析，比较同步复位和异步复位的优点和缺点。

立即下载

上传者： redcatbluerabbit 时间： 2013-11-17

有关同步复位和异步复位以及同步释放异步复位的探讨

这是个有关同步复位和异步复位以及同步释放异步复位的探讨 里面有FPGA代码，有RTL分析图，并配备了一定的文字说明，看了之后，一定会很明白的

立即下载

上传者： maohuhua123 时间： 2010-11-25

同步复位与异步复位

同步复位与异步复位

立即下载

上传者： coolfootball 时间： 2012-12-09

带异步复位和计数使能控制的8位二进制减法计数器设计

带异步复位和计数使能控制的8位二进制减法计数器设计 带异步复位和计数使能控制的8位二进制减法计数器设计

立即下载

上传者： keep007 时间： 2011-07-02

asic同步复位和异步复位比较

同步复位和异步复位比较

立即下载

上传者： wadeqqqqq 时间： 2012-06-09

同步复位与异步复位.pdf

同步复位与异步复位.pdf

立即下载

上传者： zjinfu 时间： 2007-11-16

Implementation and Timing of Reset Circuits v1.0

altera官网的关于复位电路设计的很好的一篇文章，详细的分析了同步复位，异步复位，同步复位异步释放等复位电路特点。注：此文档为英文。

立即下载

上传者： lkiller_hust 时间： 2014-07-30

异步复位同步撤销电路代码

异步复位同步撤销电路代码

立即下载

上传者： lylcan 时间： 2012-03-25

同步复位和异步复位比较

同步复位和异步复位比较，数字设计中笔试面试必考的题

立即下载

上传者： wuzhantuo 时间： 2010-11-09

10位计数器（异步复位）的verilog HDL程序

采用异步复位的十进制计数器，捕捉到reset的低电平时清零而不用等待时钟的上升沿到来.

立即下载

上传者： lymticszhou 时间： 2009-03-29

同步异步复位与亚稳态

本篇文章讨论同步复位、异步复位以及相关的亚稳态状况与设计可靠性。详细分析了同步复位、异步复位、亚稳态的产生机理和避免方法，以提高系统的可靠性。

立即下载

上传者： apex_ch 时间： 2014-04-26

带有异步置位复位端的上升沿触发的JK触发器带波形图

修改了以前网络上错误的vhdl代码，带有异步置位复位端的上升沿触发的JK触发器并附带仿真波形图

立即下载

上传者： liujinjun681 时间： 2013-06-12

触发器-verilog代码

异步复位触发器，同步复位触发器，D触发器，jk触发器

立即下载

上传者： yiyayiziyo 时间： 2010-03-26

大型全局复位设计—异步复位同源释放

可靠的全局复位方法，相比同步复位，电路复杂程度简化。相比于异步复位，消除了异步复位的亚稳态

立即下载

上传者： u011699955 时间： 2016-08-18

VHDL同步复位的D触发器

VHDL同步复位的D触发器，使用VHDL语言

立即下载

上传者： sunrier 时间： 2009-06-03

50进制计数器

50进制计数器，异步置数，同步置位，CLK RST RET都是低电平触发，个位十位同时计数，带CY输出。代码中有解释，啥也不说了，都在WORD里了。

立即下载

上传者： mehollove 时间： 2012-09-20

加法计数器

用VHDL语言编写的十进制同步使能，异步复位的加法计数器……

立即下载

上传者： qq_20908835 时间： 2014-09-16

四位二进制减法计数器

四位二进制减法计数器 电子计数器电路仿真

立即下载

上传者： u011915226 时间： 2013-12-25

同步复位十位计数器verilog HDL语言程序以及仿真文件下载

同步复位十位计数器verilog HDL语言程序以及仿真文件下载

立即下载

上传者： lymticszhou 时间： 2009-03-29