创龙TMS320F2837xD技术参考手册-第25章:外部存储器接口 (EMIF)

所需积分/C币:28 2019-05-07 15:34:59 13.61MB PDF

由创龙工程师联合一众电子开发爱好者联合翻译的最新TMS320F2837xD中文翻译数据手册现在可以下载了。您再也不用打开着某某翻译词典,一边翻译,一边忍受着非专业的词汇的痛苦了。 主要围绕TL2837x-EasyEVM是一款基于创龙SOM-TL2837x核心板所设计的高端单/双核浮点开发板,它为用户提供了SOM-TL2837x核心板的测试平台,用于快速评估SOM-TL2837x核心板的整体性能。 TL2837x-EasyEVM底板采用沉金无铅工艺的2层板设计,不仅为客户提供系统驱动源码、丰富的Demo程序、完整的软件开发包,以及详细的TMS320F28x系统开发文档,还协助客户进行底板的开发
广州创龙·您身边的主板定制专家 饭本 英文修订2016年12月 中文修订2017年05月 前言 E网 的 一铝 Chapter 25 SPRUHM8F-2013年12月-修订12月 外部存储器接口 本章介绍外部存储器接口 介绍 特征 5功能说明 5初始化和配置 5寄存器映射 外部存器接口(EMF Introduction 引言 本设备支持双核架构;为了每个CPU子系统都有专用的EMIF,器件支持两个EMTF模块 EMIF1和EMIF2。两个模块与相同的功能集完全相同,但具有不同的地址/数据大小。EMIF1 由CPU1和CPU2子系统共享,而EMIF2专用于CPU1子系统。图25-1给出了两个模块 图25-1EMIF模块概述 CPU1 16/32-bit CPU1DMA< Arbiter A Interace emory EMIF1 Protection CPU2 DMA< CPU1 16-bit Arbiter/ M Interface Memory EMIF2 K- Protection CPU1CLA1<P 表25-1给出了两个EMIF模块的配置 表25-1。EMIF1和EMIF2模块的配置 引脚封裝 引封装 E度 最大数据宽 最大地址宽度 (一些酬MIF1引脚相互 混合。 请参阅I0多路复用器部分 以获取准确的用法) 注:除非另有说明,本章后续章节将提供通用EMIF模块的详细信息。引 脚名称用于EMIF1定义功能 注:在此器件上,如果选择EMIF1具有32位数据宽度,则无法使用EMIF2, 因为EMIF2数据引脚与 EMIFI MSB数据引脚复用 外部存猪器接/(EMF) Introduction 外设的用途 该EMIF存储器控制器符合使用32位/16位数据总线的JESD21- C SDR SDRAM存储器。此EMIF 的目的是为CPU提供一种连接到各种外部设备的方法,包括: 单数据速率(SDR) SDRAM 异步器件,包括 NOR FLash和SRAM EMIF的常见用途是同时与闪存器件和SDRM器件接口。第25.4节包含在此配置中操作EMF 的示例 特征 EMIF控制器包括许多功能,以增强连接到外部 SDR SDRAM和异步设备的使利性和灵活性 异步内存支持 EMIF控制器支持异步 SRAM存储器 NOR闪存 有一个外部等待输入,允许较慢的异步存储器扩展存储器访问。EMF模块支持多个芯片选 择(使能)。每个芯片选择具有以下可单独编程的属性: 数据总线宽度 读周期时序:建立,保持,选通 写周期时序:建立,保持,选通 ·总线周转时间 具有可编程超时的扩展等待选项 选择选通选项 同步DRAM内存支持 除了第25.1.2.1节中列岀的异步存储器之外,EMIF模块还支持16位/32位 SDRAM。它具有 单个 SDRAM芯片选择。攴持的 SDRAM配置有: ·一个,两个和四个 bank Sdram器件 具有八,九,十和十一列地址的设备 CAS延迟为两个或三个时钟周期 16位/32位数据总线宽度 ·3.3 V LVCMOS接 此外,EMIF支持将 SDRAM置于自刷新和掉电模式。自刷新模式允许 SDRAM被置于低功率状态, 同时仍然保留存储器内容,因为即使没有来自微控制器的时钟, SDRAM也将继续刷新自身。 掉电模式可实现更低的功耗,但如果需要数据保留,则微控制器必须定期唤醒并发岀刷新 请注意,EMIF模块不支持移动 SDRAM器件 功能框图 图25-2说明了MIF与其内部请求器之间的连接,以及外部EMIF引脚。第25.3.2节包含 MCU内部的实体的描述,可以向EMIF发送请求及其优先级。第25.3.3节描述了MIF外部 引脚,并总结了与 SDRAM和异步器件接口时的目的 外部存信器接口(EMF) Configuring Device Pins 图25-2EMIF功能框图 接 主机访问 异步接口 共享S)RAM和异步接 配置设备引脚 GPIO mux寄存器必须配置为将此外设连接到器件引脚。为了避免引脚上的毛刺,必须首先配置 GPY GMUX 位(同时保持相应的 GPyMUX位为默认值0),然后将 GPyMUX寄存器写入所需的值 某些I0功能由GPI0寄存器设置定义,与该外设无关。对于输入信号,通过将相应的 GPXQSELn寄存 器位设置为11b,GPI0输入限定应设置为异步模式。内部上拉电阻可以在 GPy PUD寄存器中配置。 有关GPIO多路复用器和设置的更多详细信息,请参阅GPI0章节 EMIF模块架构 本节提供EMIF的架构和捰作的详细信息。包括 SDRAM和异步接冂,以及其他系统相关的配置,如 时钟控伟 EMF时钟控制 EMF时钟在 EMXCLK引脚上输出,应在与外部SDRM器件连接时使用εEMIF模块获取 PLLSYSCLK 时钟域作为输入。通过在时钟控制模块的 PERCLKDIVSEL寄存器中配置 EMIFXCLKDIV字段,用户可 以选择在 PLLSYSCLK/1或 PLLSYSCLK/2时钟频率下运行EMIF 请求 MCUI内的不同源可以向EMIF发出请求。这些请求包括对SDRM存储器,异步存储器和EMIF寄存器 的访问。EMIF一次只能处理一个请求。因此,在MCU内存在高性能主仲裁块以向EMIF提供来自 不同源的优先化请求。来源是 CPU1 CPU1 DMA ●CPU2 CPU2 DMA 外部存倩器接口(EMF) EMIF Module architecture 如果同时从两个或更多个源提交请求,则纵横开关将首先将最高优先级请求转发到FMIF。在完 成请求后,主仲裁块再次评估待决请求,并将最高优先级待决请求转发给EMIF。 主仲裁块总是允许来自任何主器件的RD访问。但是对于WR访问(或执行访问),主仲裁块仅允 许从CPU子系统访问主器件,该子系统基于存储器控制器模块中的 EMIFIMSEL寄存器中的配置获 取EMIF模块的主控所有权。请注意,只有EMIF1可以从两个CPU子系统访问;因此抓取信号量的 概念仅适用于EMIF 当EMIF接收到请求时,它可以或可以不被立即处理。在某些情况下,FMTF将在处理请求之前执 行一个或多个自动刷新周期。有关EMIF在执行请求和执行自动刷新周期之间的内部仲裁的详细 信息,请参见第25.3.13节 信号描述 本节介绍每个EMIF信号的功能 表252EMIF引脚用于访问 SDRAM和异步存储器 引胂 说明 数据总线 数据总线 当连接到 SDRAM设备时,这些引脚主要用于向 SDRAM提供行和列地址。从内部程序地址到放置在这 些引脚上的外部值的陕射可在表25-14中找到。在PRE命令期间也使用EM1A_10]来选择要停用的 存储区。当连接到异步器件时,这些引与EMBA引脚结合使用,以形成发送到器件的地址。从内 部程序地址到这些引踯上的外部值的映射可以在第25.3.6.1节中找到 存储体地址 当与SDRM器件接口时,这些引脚用于向 SDRAM提供组地址输入。从内部程序地址到放置在这些 引脚上的外部值的映射可以在表25-14屮找到。当连接到异步器件时,这些引脚与EMLA引脚一起 使用,以形成发送到器件的地址。从內部程序地址到这些引脚上的夕部值的映射可以在第25.3.6.1 节屮找到。 低电平有效字节使能。 当连接到 SDRAM时,这些引脚连接到 SDRAM的DQM引脚,以单独启用/禁用数据访问中的每个字 节。当连接到异步器件时,这些引脚连接到字节使能。有关详细信息,请参见第25.3.6节 低电平有效写使能 当与 SDRAM连接时,该引脚连接到SDAM的nwE引脚,月于向器件发送命令。当与异步器件接口时, 该引脚提供一个在异步写访问周期的选通期问为低电平有效的信号。 表25-3EMIF引脚特定于 SDRAM 引脚 说明 SDRAM器件的低电平有效芯片使能引脚。 该引脚连接到所连接的SRM器件的芯片选择引脚,用丁使能/禁止命令。默认情况下,即使 EMF没有与 SDRAM器件接口,EMIF也俣持此SRAM芯片选择的有效。当访问异步存储器组时 该引脚被禁用,并在异步访问完成时重新激活 低电平有效的行地址选通引脚 此引脚连接到所连接的SDRM器件的nRAS引脚,用于向器件发送命令 低电平有效的列地址选通引脚。 该引脚连接到所连接的SDRM器件的nCAS引脚,用于向器件发送命令。 外部存储器接口(EMF) EMIF Module architecture 表25-3特定于 SDRAM的EMIF引脚(续) 引脚 说明 时钟使能引脚。 此引脚连接到所连接的SRM器件的CKE引脚,用于发山将器件置于自刷新模式的 SELF REFRESH 命令。有关详细信息,请参见第25.3.5.7节 时钟使能引脚。 此引脚连接到所连接的SDRM器件的CKE引腴,用于发出将器件置于自刷新模式的SELF REFRESE命令。有关详细信息,请参见第25.3.5.7节。 表25-4异步存储器特有的EMIF引脚 说明 用于异步器件的低电平有效的芯片使能引脚。 这些引脚意在连接到所连接的异步设备的芯片选择引脚。这些引脚仅在访问异步存储器时有 效 等待具有可编程极性的输入 如第25.3.6.6节所述,连接的异步器件可以通过将 EAIWAIT输入置为EMIF米延长访问周期的选通时 段。要使能此功能,异步1配置寄存器( ASYNC CS2CFG)中的Σ位必须设置为1.此外,必须组态 ASYNC CS2CFG中的WP0位,以定义 EMIWAIT引脚的极性。 异步设备的低电平有效引脚使能 该引脚提供在异步读取访问周期的选通时段期间为低电平有效的信号。 EMIF异步读/写控制。 该引脚在读期间保持高电平,在写操作期间保持低电平(与CS相同的持续时间) 信号复用控制 几个硎MIF信号与该微控制器上的其他功能复用。有关如何使能EMIF信号输出的更多信息,请参阅 GPI0章节的多路复用部分 控制器和接口 EMF控制器为大多数标准SDRS呎AM器件提供无缝接凵,并支持自刷新模式和优先刷新等功能。此 外,它通过可编程参数(如刷新速率,CAS延迟和许多 SDRAM定时参数)提供灵活性。以下部分包 括如何接口并正确配置EMIF以对外部连接的 SDR SDRAM器件执行读取和写入操作的详细信息。此外, 第25.4节提供了将EMIF连接到公共SDRM器件的详细示例 命令 EMIF控制器支持表25-5中描述的 SDRAM命令。表256显示了 SDRAM命令的真值表,PRE命令的时 序波形示例如图25-3所示。在此示例中,EMLA[10]被拉低,仪禁止由 EMIBA引脚指定的存储区 表25-5 EMIF SDRAM命令 根捃的值,命令可以禁用所有存储区( )中的打开行或仅由 引脚 命令激活用于当前访问的特定库中的所选行 外部存信器接口(EMF) EMIF Module architecture 表25-5。 EMIF SDRAM命令(续) READ命令输岀起始列地址,并向 SDRAM发出信号以开始突发读操作ε地址EMLA[l0]总是拉低以避免白动预充 电。这允许更好的存储体交错性能 RT命令输出起始列地址,并向SDRM发送信号以开始突发写操作。地址EMLA「1O总是拉低以避免自动预充 电。这允许更好的存储体交错性能 BT命令用于截断当前读或写突发请求 LMR命令设置所连接的SDRM器件的模式寄存器,并且仅在第25.3.5.4节中描述的 SDRAM 初始化序列期间发出 REFR命令通知 SDRAM根据其内部地土执行自动刷新 自刷新命令将 SDRAM置于自刷新模式,在此期间,它提供自己的时钟信号和自动刷新周期 在没有发出上述命令之一的所有周期中发出NOP命令 表25-6 SDRAM命令的真值表 外部存信器接口(EMF)

...展开详情
上传资源赚积分,得勋章
最新资源