没有合适的资源？快使用搜索试试~
我知道了~
文库首页
开发技术
硬件开发
32位CPU Verilog 代码
32位cpu
verilog
所需积分/C币: 35
浏览量·268
7Z
38KB
2018-01-22 11:06:40 上传
身份认证 购VIP最低享 7 折!
立即下载
开通VIP（低至0.43/天）
买1年送1年+抽豪礼
评论
收藏
举报
共49个文件
v：35个
h：11个
out：1个
32位的cpu verilog 源码，希望对开发cpu架构的硬件工程师有所帮助。
资源推荐
资源详情
资源评论
收起资源包目录
32位CPU IVERILOG源码.7z
（49个子文件）
AZPR_RTL
cpu
rtl
decoder.v
10KB
mem_stage.v
7KB
mem_reg.v
4KB
ctrl.v
8KB
gpr.v
2KB
if_reg.v
2KB
if_stage.v
4KB
id_stage.v
7KB
ex_stage.v
4KB
id_reg.v
4KB
cpu.v
16KB
ex_reg.v
5KB
bus_if.v
6KB
alu.v
3KB
spm.v
2KB
mem_ctrl.v
3KB
include
cpu.h
4KB
isa.h
4KB
spm.h
1KB
top
lib
x_s3e_sprom.v
981B
x_s3e_dcm.v
884B
x_s3e_dpram.v
2KB
test
chip_top_test.v
4KB
chip_top.out
134KB
sim.cmd.txt
544B
test.dat
126B
rtl
chip_top.v
3KB
chip.v
12KB
clk_gen.v
2KB
include
nettype.h
671B
stddef.h
2KB
global_config.h
2KB
io
uart
rtl
uart_tx.v
3KB
uart.v
4KB
uart_rx.v
3KB
uart_ctrl.v
4KB
include
uart.h
3KB
timer
rtl
timer.v
4KB
include
timer.h
1KB
rom
rtl
rom.v
2KB
include
rom.h
1KB
gpio
rtl
gpio.v
4KB
include
gpio.h
1KB
bus
rtl
bus_slave_mux.v
3KB
bus_master_mux.v
3KB
bus_addr_dec.v
2KB
bus.v
7KB
bus_arbiter.v
4KB
include
bus.h
2KB
共 49 条
1
2
3
4
5
6
10
一个cpu软核verilog代码
一个cpu软核verilog代码cpu
CPU五级流水线verilog源代码
使用了verilog写的五级流水线。处理过了hazard，还有stall。
32位mips CPU verilog代码实现
32位mips CPU verilog代码实现
精简指令集的8位CPU的verilog源代码
verilog设计的精简指令集8位CPU源代码，里面有验证平台，以及后端DC的综合报告，门级网表，以及覆盖率报告。
简单基本流水线CPU设计VerilogHDL（含源代码+报告+原理图）
简单基本流水线CPU设计VerilogHDL（含源代码+报告+原理图） 简单的流水线CPU，报告原始设计图，VerilogHDL语言的代码，已经Quartus工程项目 设计文档等等
简单基本流水线CPU设计VerilogHDL（源代码+报告+原理图）
简单基本流水线CPU设计VerilogHDL（含源代码+报告+原理图） 简单的流水线CPU，报告原始设计图，VerilogHDL语言的代码，已经Quartus工程项目 设计文档等等
RISC-CPU全部模块Verilog代码
Verilog数字系统设计教程，夏宇闻版，RISC-CPU代码
8位RISC CPU的Verilog代码
8位RISC CPU的Verilog代码 8位RISC CPU的Verilog代码
MIPS_CPU的经典教程及自己的verilog代码.zip
MIPS_CPU的经典教程 及自己的五级流水的verilog代码
8位Risc体系结构的CPU的VerilogHDL源代码
8位Risc体系结构的CPU的VerilogHDL源代码
risc cpu 的verilog代码
risc cpu的 verilog代码，对研究cpu结构的，学习verilog硬件描述语言的童鞋或许会有帮助 http://www.99pan.com/Invite?uid=171324
minirisc cpu的Verilog代码
minirisc cpu的Verilog代码
高速缓存(Cache)的Verilog代码
该工程包含数据缓存D_Cache和指令缓存I_Cache的Verilog代码和仿真文件，Cache的详细技术参数包含在.v文件的注释中。 直接相连16KB D_Cache Cache写策略： 写回法+写分配 (二路)组相连16KB I_Cache Cache替换策略: ...
用Verilog HDL 设计的MIPS32位CPU
这是一个学生用Verilog HDL设计的一个完整的MIPS CPU，结构清晰，设计思想非常专业，具有较高的学习参考价值。
verilog cpu
verilog实现单周期CPU，实现sw,lw,等基本mips指令，组件及cpu全代码文档
基于verilog的CPU
基于verilog的cpu实验，单周期，可以实现7条基本mips指令
简单CPU verilog实现
用verilog实现的微程序型的简单CPU源代码 ，严格按照计算机组织与结构中CPU结构的设计，已测试可以运行。
8 位cpu的verilog实现
8 位cpu的verilog实现 verilog代码
Verilog 单周期cpu的设计
Verilog 单周期cpu的设计
单周期CPU设计与Verilog实现
单周期的整个项目，在电脑上安装vivado即可添加项目，我个人使用的是15版的。另外需要看波形图的，点击仿真，调节相关参数即可
32位汇编例子代码
32位汇编例子代码。与大家分享
verilog语言写的简单的CPU
verilog编写的一个简单的CPU，可以实现加减乘除等指令，对于获取设计CPU的经验是很有帮助的！
基于mips的5级流水cpu verilog
基于mips的基本5级流水线cpu verilog实现 有结构图
基于verilog的MIPS32单周期CPU设计与实现.zip
1.设计的CPU能够执行20条整数指令，每条指令的编码长度均为32位； 2.指令类型有：计算类型、访问存储器类型、条件转移类型和无条件转移类型等； 3.实现CPU的封装处理。 具体设计思路参见：...
基于MIPS指令集的32位CPU设计与Verilog语言实现_流水线CPU
用Verilog语言设计的流水线CPU，资源里包含了源代码及流水线CPU结构图，与大家分享下。
基于MIPS指令集的32位CPU设计与Verilog语言实现_单周期CPU
用Verilog语言设计的单周期CPU，资源里包含了源代码及单周期CPU结构图，与大家分享下。
基于FPGA的8位RISC CPU verilog设计
包括功能文档，代码工程，modelsim仿真文件，简单明了，便于学习。
使用Verilog实现的32位RISC处理器，4级流水线
微机原理课程大作业，大家可以参考。由多个v文件组成，包括了ALU、控制器、存储器、各种寄存器、多路选择器、符号扩展器、流水线、冒险、前传都有。并且各文件的接口很清晰。
verilog实现32位RISC处理器
在quartus II环境下用Verilog实现一个32位RISC处理器
Verilog HDL 写的32位锁存寄存器
32位带锁存移位寄存器，小程序，希望对大家有用；
评论
收藏
举报
立即下载
开通VIP（低至0.43/天）
买1年送1年+抽豪礼
资源评论
评论
sxz19941029
粉丝: 1
资源:
4
私信
前往需求广场，查看用户热搜
上传资源 快速赚钱
我的内容管理
展开
我的资源
快来上传第一个资源
我的收益
登录查看自己的收益
我的积分
登录查看自己的积分
我的C币
登录后查看C币余额
我的收藏
已下载
下载帮助
看过该资源的人还看了
一个cpu软核verilog代码
CPU五级流水线verilog源代码
32位mips CPU verilog代码实现
精简指令集的8位CPU的verilog源代码
简单基本流水线CPU设计VerilogHDL（含源代码+报告+原理图）
简单基本流水线CPU设计VerilogHDL（源代码+报告+原理图）
RISC-CPU全部模块Verilog代码
8位RISC CPU的Verilog代码
MIPS_CPU的经典教程及自己的verilog代码.zip
8位Risc体系结构的CPU的VerilogHDL源代码
微信小程序源码合集
高考志愿填报小程序.zip
微信小程序源码-合集1.rar
精品专辑
内容简介：32位CPU IVERILOG源码.7z AZPR_RTL AZPR_RTL cpu top io bus
安全验证
文档复制为VIP权益，开通VIP直接复制
信息提交成功
