了解各种PLD器件的基本结构，掌握MAX+Plus2的使用方法，用
主要内容 图形输入法和Verilog HDL完成规定的基本练习题，在此基础
上完成一个数字系统设计题的设计、仿真、下载（FPGA实现）。
实验一：Max+Plus2使用练习，完成一个简单门电路的图形设
计输入、编译、仿真、管脚分配、下载。（4学时）
实验二：图形设计输入 3-8 译码器, 同步十进制加法计数器、
同步六十进制计数器。
用六十进制计数器制作十二进制计数器（01～12），二
十四进制计数器（ 00～23）和百进制计数器。设计输
实验三：完成以上实验的 Verilog HDL 设计输入。（4 学时）
实验四：完成扫描显示 1-4-1，1-4-2。 （4 学时）
讲课：布置一个数字系统设计题，讲解设计要求、原理框图、
设计提示。
方案设计、设计调试、下载验证。（12 学时）
设计考核验收，写课程设计报告。(2 学时)，
1 李国丽编，《EDA 与数字系统设计》，2008
2 王金明编，《数字系统设计与Verilog HDL》北京：电子工
3 潘松，《EDA 技术实用教程》北京：科学出版社，2002
