实 验 指 导 书
福建农林大学机电工程学院
2005 年 7 月 1 日
1
实验一 组合逻辑设计
一、实验目的
(1) 通过一个简单的 BCD 译码器的设计,让学生掌握组合逻辑电路的设计方法。
(2) 熟悉 QuartusII 下简单的 VHDL 文本设计方法。
(3) 熟悉数字集成电路的设计过程。
二、实验仪器
EDA 实验箱 一台
PC 机 一台
三、实验原理
译码器是把输入的数码解出对应的数码，BCD 至 7 段显示器执行的动作就是把一个四
位的 BCD 码砖换成 7 个码的输出，以便在 7 段显示器上显示这个十进制数。共阴 7 段显
示码十进制转换表如下：
十进制 共阳极 7 段显示码
Sum D8 D4 D2 D1 g f e d c b a
0 0 0 0 0 0 1 1 1 1 1 1
1 0 0 0 1 0 0 0 0 1 1 0
2 0 0 1 0 1 0 1 1 0 1 1
3 0 0 1 1 1 0 0 1 1 1 1
4 0 1 0 0 1 1 0 0 1 0 0
5 0 1 0 1 1 1 0 1 1 0 1
6 0 1 1 0 1 1 1 1 1 0 1
7 0 1 1 1 0 1 0 0 1 1 1
8 1 0 0 0 1 1 1 1 1 1 1
9 1 0 0 1 1 1 0 1 1 1 1
四 实验方法
1、建立项目。
2、编写 BCD7 段译码电路的 VHDL 程序。
3、通过 QuartusII 的文本界面输入。
4、选择目标器件并进行综合、编译、仿真。
2
5、时序仿真，给出仿真图。
五、思考题
编写动态数码管扫描电路的 VHDL 程序
3
实验二 分频器设计
一、实验目的
(1) 设计一个分频器，掌握时序电路的设计方法。
(2) 了解通用分频器的设计方法。
(3) 熟悉 QuartusII 下简单的 VHDL 文本设计方法。
二、实验仪器
EDA 实验箱 一台
PC 机 一台
三、实验原理
分频器在数字系统中经常使用，分频器的设计方法也有很多种。设计一个分频器，实
现将 1MHZ 的输入信号变为 1HZ 的输出信号。
四 实验方法
1、建立项目。
2、编写分频器的 VHDL 程序。
3、通过 QuartusII 的文本界面输入。
4、选择目标器件并进行综合、编译、仿真。
5、时序仿真，给出仿真图。
五、思考题
编写一个通用的分频器程序
4
