没有合适的资源？快使用搜索试试~
我知道了~
文库首页
课程资源
专业指导
4位超前进位加法器
超前进位
加法器
所需积分/C币: 50
浏览量·1.9k
V
560B
2012-12-12 15:15:51 上传
身份认证 购VIP最低享 7 折!
立即下载
开通VIP（低至0.43/天）
送1年+99次下载
评论
收藏
举报
利用超前进位实现的4位加法器 加快了进位传递的速率
资源推荐
资源评论
四位超前进位加法器
四位超前进位加法器实验报告，图形及图形分析
四位超前进位加法器（门级描述）
本代码使用门及描述的四位超前进位加法器，简单易懂！
四位超前进位加法器Verilog HDL
四位超前进位加法器包括代码，输出值，输出波形，心得体会等。
四位串行进位加法器
四位串行进位加法器，只能上传一个文件，所以TB 和 code在一个文件里了。
超前进位加法器的设计
超前进位加法器的设计超前进位加法器的设计
超前进位加法器FPGA
此设计是超前进位加法器，包括ise工程，应用于CPU设计之中。
超前进位加法器verilog代码
4bit超前进位加法器（CLA）源代码，用组合逻辑实现
超前进位加法器设计（参考资料）.doc
超前进位加法器verilog代码 verilog代码 , 超前进位
4Bit超前进位加法器门级电路设计与仿真
采用门级电路实现4位超前进位加法器，文档含有门级电路图设计，代码以及仿真截图
数字电路课程设计之超前进位加法器.doc
使用Verilog语言实现四位超前进位加法器设计，并使用Quartes编写程序，使用modelsin进行仿真验证设计
8 位超前进位加法器
8 位超前进位加法器
16位超前进位加法器
eetop.cn_Verilog 实现一个16位超前进位加法器.对初学者是十分有帮助的
16位BK树超前进位加法器
16位BK树超前进位加法器(carry look ahead adder)是对普通的全加器进行改良而设计成的并行加法器，主要是针对普通全加器串联时互相进位产生的延迟进行了改良
4位超前进位加法器的数据流建模
代码准确可靠。4位超前进位加法器的数据流建模。利用Verilog HDL数据流建模方法建立4位超前进位加法器，并完成仿真和综合
VHDL 32位超前进位加法器
包括4位超前几位加法器，32位超前进位加法器及测试程序和电路图
32位超前进位加法器设计verilog
32位超前进位加法器设计verilog 分成几个部分啊
32位超前进位加法器（Verilog）
32位超前进位加法器（Verilog HDL），由8个四位超前进位生成。
VERILOG 实现的4位超前进位加法器
VERILOG 超前进位加法器 加法器 速度较快
Wallace+16位超前进位加法器.zip
基于Verilog代码实现的Wallace树8*8乘法器+16位超前进位加法器
4位超前进位加法器的数据流建模+层次建模
4位超前进位加法器的数据流建模+层次建模，有测试文件，定义两个辅助函数：进位生成函数，进位传递函数。通常把实现上述逻辑的电路称为进位生成/传递部件 。CLA加法器由“进位生成/传递部件”、“CLA部件”和“求和...
074-王楠-计组实验二(超前进位加法器设计实验).doc
计算机组成及汇编原理实验报告-----超前进位加法器设计实验 (1)掌握超前进位加法器的原理及其设计方法。 (2)熟悉CPLD应用设计及EDA软件的使用。
4位超前进位加法器74LS283实验电路multisim源文件
4位超前进位加法器74LS283实验电路multisim源文件，multisim10及以上版本可以正常打开仿真，是教材上的电路，可以直接仿真，方便大家学习。
4bit先行进位加法器设计（Verilog）
4bit先行进位加法器设计 相较于传统的串行进位加法器来说，先行进位加法器拥有更低得门延迟：对16位串行进位加法器来说，需要16个全加器串联而成，每级全加器的进位输出Cout作为下一级全加器的输入Cin，这样的到C16就会有32级门延迟（全加器进位输出需要2级门延迟，结果输出需要3级门延迟）；但先行进位加法器只需要6级门延迟。
加法器实验电路multisim源文件
加法器实验电路multisim源文件，multisim10及以上版本可以正常打开仿真，是教材上的电路，可以直接仿真，方便大家学习。
Verilog四位超前进位全加器
一个用Verilog语言编写的四位超前进位全加器，附带激励模块
eda-四位全加器的程序
用原理图做的四位全加器，即用四个一位全加器弄起来的
verilog实现的4位逐次进位乘法器
利用verilog语言实现了逐次进位乘法器，延时达到3.549ns，资源使用了24个LUT
8bit按位乘法器
8bit按位乘法器，与非门电路“手工”搭的，适合初学者
74ls283引脚图及功能_极限值及应用电路
本文主要详解加法器芯片74ls283中文资料汇总，首先介绍了74ls283引脚图及功能，其次介绍了74ls283逻辑功能图及极限值，最后介绍了两款基于加法器芯片74ls283的应用电路图，具体的跟随小编一起来了解一下。 74ls283是4位二进制超前进位全加器 简要说明：283为具有超前进位的4位全加器，共有54/74283，54/74S28和54/74LS283三种线路结构型式，其主要电器特
仿真电路以及操作方法
用一片通用四运放芯片LM324组成电路，实现以下功能：用低频信号源产生ui1=0.1sin2πft（V），f=500Hz的正弦波信号，加至加法器的输入端，加法器的另输入端加入有自制振荡器产生的信号uo1。要求加法器的输出电压ui2=10 ui1+ uo1。ui2经选频滤波器滤除uo1频率分量，选出f信号为uo2，uo2为峰峰值等于9V的正弦信号。uo2信号经比较器后在1KΩ负载上得到峰峰值2V的输
评论
收藏
举报
立即下载
开通VIP（低至0.43/天）
送1年+99次下载
资源评论
评论
sqqklmyt
粉丝: 0
资源:
1
私信
前往需求广场，查看用户热搜
上传资源 快速赚钱
我的内容管理
展开
我的资源
快来上传第一个资源
我的收益
登录查看自己的收益
我的积分
登录查看自己的积分
我的C币
登录后查看C币余额
我的收藏
已下载
下载帮助
看过该资源的人还看了
四位超前进位加法器
四位超前进位加法器（门级描述）
四位超前进位加法器Verilog HDL
四位串行进位加法器
超前进位加法器的设计
超前进位加法器FPGA
超前进位加法器verilog代码
超前进位加法器设计（参考资料）.doc
4Bit超前进位加法器门级电路设计与仿真
数字电路课程设计之超前进位加法器.doc
YOLOV5训练数据集
YOLOV5口罩检测数据集+代码+模型 2000张标注好的数据+教学视频.zip
YOLOV5火灾检测数据集+代码+模型 2000张标注好的数据+教学视频
精品专辑
安全验证
文档复制为VIP权益，开通VIP直接复制
信息提交成功
