没有合适的资源？快使用搜索试试~
我知道了~
文库首页
开发技术
硬件开发
分频器VHDL
分频器VHDL
共4个文件
acf：1个
hif：1个
scf：1个
VHDL
需积分: 32
5 下载量
33 浏览量
2011-09-20
16:14:17
上传
评论
收藏
5KB
RAR
举报
温馨提示
立即下载
利用VHDL语言实现分频器的基本功能，实验效果稳定。
资源推荐
资源详情
资源评论
VHDL分频器
浏览：86
使用VHDL编写的分频器。主频率为50MHZ，进行分频后得到1HZ的时钟。
VHDL 分频器 十分频
浏览：121
VHDL 分频器 十分频 div分频器 里面有详细注释
使用VHDL进行各种分频器设计
浏览：200
本文使用实例描述了在FPGA/CPLD上使用VHDL进行分频器设计，包括偶数分频、非50%占空比和50%占空比的奇数分频、半整数（N+0.5）分频、小数分频、分数分频以及积分分频。
数控分频器VHDL程序
浏览：167
4星 · 用户满意度95%
在CLK输入750KHZ的频率信号；输出FOUT接蜂鸣器，由KEY2/KEY3控制输入8位预置数并在数码管1~2上显示。
vhdl分频器的设计
浏览：191
5星 · 资源好评率100%
详细说明 分频器的设计，奇数，偶数分频器，任意数分频器等，
VHDL 描述的10分频
浏览：196
VHDL 描述的10分频，经过简单修改可以实现其他的分频结构
数电实验——分频器源代码（VHDL）
浏览：168
数电实验——分频器源代码（VHDL）
分频器VHDL源代码
浏览：147
4星 · 用户满意度95%
分频器源代码，FPGA基础的东西，经过整理的东西，值得下载的喔！
matlab十分频电路设计
浏览：89
4星 · 用户满意度95%
用D触发器设计的占空比为0.5的十分频
FPAG的十分频
浏览：168
其实就是时钟信号每翻转十次，分频电路翻转一次。这个用加法器就能实现了。 时钟接到加法器的时钟信号上，原始时钟信号每翻转一次，加法器计数一次，加法器计数到10（10还是5.记不清。反正就是倍频。），你让输出信号翻转就可以了，这样输出信号就是10分频。 所以只要一个加法器，和一个检测电路，每当检测到加法器输出为10的时候，让D触发器翻转一次就可以了，同时让加法器清零。再计满十次再翻转。 至于检测电路就
基于VHDL的分频器
浏览：4
基于VHDL的分频器，供大家参考学习，接触一段时间VHDL
分频器的VHDL描述
浏览：141
在数字电路中，常需要对较高频率的时钟进行分频操作，得到较低频率的时钟信号。我们知道，在硬件电路设计中时钟信号时非常重要的。 介绍分频器的VHDL描述，在源代码中完成对时钟信号CLK的2分频，4分频，8分频，16分频。
基于VHDL的数控分频器
浏览：8
基于VHDL的数控分频器，可自主改变代码中的分频系数
分频器
浏览：160
分频器数字频率合成器是新一代无线应用RFIC的核心，这种频率合成器和混频器一起用在超外差无线电接收机中，可以替代本机振荡器作为从RF载波中提取调制信号的工具。近年来，根据传统整数倍频合成的基本概念提出了多种非整数倍频合成方法，其中有三种技术在业界最为著名，分别是以分数分频器、电流注入和Δ-Σ调节器为基础的分倍合成技术。本文主要介绍第一种即分数分频器技术。合成器中最基本的组成部件是锁相环(PLL)，
VHDL分频器的设计
浏览：170
主要介绍各种分频的设计（奇数、偶数、小数等各种分频源代码，而且还可以调节占空比。）
VHDL 三四分频器
浏览：136
VHDL 三分频 四分频器 VHDL 三分频 四分频器
分频系数1000分频器vhdl
浏览：114
分频系数1000分频器vhdl
VHDL任意分频器
浏览：197
VHDL编写的任意分频器，通过修改参数即可实现任意的分频 占空比为50%，读者可以调整代码修改所需的占空比。
50MHz逐步分频器VHDL代码
浏览：142
5星 · 资源好评率100%
50MHz逐步分频器,包含50MHz-1MHz-1KHz-1Hz的分频过程。
分频器的verilog代码
浏览：62
如何用verilog代码编写出各种不同的分频器，本文档给你详细讲述奇数分频、偶数分频、小数分频。。。
一个分频器的verilog代码
浏览：135
这是一个基于QuartusII 9.0的一个分频器的verilog代码 非常适合初学者
verilog十分频电路
浏览：44
十分频电路，40M分频得到4M的verilog程序！
奇偶分频器设计源码及testbench
浏览：72
基于Verilog的奇偶分频器设计源码及对应的testbench，供大家一起学习。
北邮数电基础实验代码
浏览：23
北邮数电基础实验的代码 包括分频器，计数器，数码管等
利用VHDL产生奇分频器
浏览：76
利用VHDL产生占空比为50%的奇倍数分频电路。
EDA VHDL 八分频器
浏览：41
5星 · 资源好评率100%
EDA 仿真 用VHDL语言做的 八分频器
38译码器 VHDL 5/8 分频器VHDL
浏览：127
4星 · 用户满意度95%
38译码器 VHDL 5/8 分频器VHDL
VHDL实验分频器设计
浏览：116
5星 · 资源好评率100%
分频器设计 实验目的 1. 熟悉QUARTUSII 软件的使用 2. 熟悉PLD设计流程 3. 学习分频器的设计 设计思路与框图 设计一个25位的二进制计数器，以50MHz时钟作为输入，然后将其最后一位引出即可得到大致为1Hz的输出。
VHDL语言写的三分频器
浏览：139
5星 · 资源好评率100%
VHDL语言写的三分频器，具有普遍性，通过修改计数器可得到任意奇数倍的分频器
数字电路实验 可编程分频器
浏览：27
可编程分频器
收起资源包目录
分频器.rar
（4个子文件）
分频器
fre_div.vhd
1KB
fre_div.hif
1KB
fre_div.acf
15KB
fre_div.scf
33KB
共 4 条
1
评论
收藏
内容反馈
立即下载
资源评论
资源反馈
评论星级较低，若资源使用遇到问题可联系上传者，3个工作日内问题未解决可申请退款~
联系上传者
评论
shuang19891021
粉丝: 2
资源:
5
私信
上传资源 快速赚钱
我的内容管理
展开
我的资源
快来上传第一个资源
我的收益
登录查看自己的收益
我的积分
登录查看自己的积分
我的C币
登录后查看C币余额
我的收藏
我的下载
下载帮助
前往需求广场，查看用户热搜
最新资源
ISBN图书基础数据11
PCB线宽及载流能力计算工具-表层微带线与内层带状线.xls
特性阻抗与差分阻抗计算工具-微带线与带状线.xlsx
八个函数.py
2023 年中国科技核心期刊目录（自然科学卷）
21软工9班 刘宏宇 网络安全新挑战学习报告(2).pdf
基于平面光栅尺的光刻机工件台位置测量技术研究
Kotlin基础全教程
麒麟软件操作系统勒索病毒防护指引
LearnOpenGL（五）之变换
资源上传下载、课程学习等过程中有任何疑问或建议，欢迎提出宝贵意见哦~我们会及时处理！
点击此处反馈
安全验证
文档复制为VIP权益，开通VIP直接复制
信息提交成功
