Verilog实现ASK编码（内含Testbentch）

共3个文件

v：2个

txt：1个

Verilog

4星 · 超过85%的资源需积分: 50 50 下载量 131 浏览量 2014-03-25 22:14:25 上传评论 5 收藏 2KB ZIP 举报

温馨提示

timescale 1ns 1ps this is testbentch of 12bits ad module tb adv; Inputs reg [11:0] datain b; reg clk; reg rst; reg cnt; reg carry ; integer k i file file1 ; reg [2:0] count; Outputs wire [11:0] dataout ; Instantiate the Unit Under Test UUT ad uut datain datain clk clk rst rst dataout dataout ;"> timescale 1ns 1ps this is testbentch of 12bits ad module tb adv; Inputs reg [11:0] datain b; reg clk; reg rst; reg cnt; [更多]

资源推荐

资源详情

资源评论

收起资源包目录

ASK编码Verilog实现（内含Testbentch）.zip （3个子文件）

tb_adv.v 1KB

ad.v 1KB

sin_data.txt 1KB

共 3 条

2048 2111 2174 2236 2299 2361 2423 2484 2546 2606 2667 2726 2785 2843 2901 2958 3013 3068 3122 3175 3227 3278 3328 3376 3423 3469 3514 3557 3599 3639 3678 3715 3751 3785 3817 3848 3877 3905 3930 3954 3976 3997 4015 4032 4046 4059 4070 4079 4086 4091 4095 4095 4093 4088 4082 4074 4064 4052 4038 4022 4004 3985 3963 3940 3915 3888 3860 3830 3798 3765 3730 3693 3655 3615 3574 3531 3487 3442 3395 3347 3298 3248 3196 3144 3090 3036 2980 2924 2866 2808 2750 2690 2630 2570 2509 2448 2386 2324 2261 2199 2136 2073 2010 1948 1885 1822 1760 1698 1636 1575 1514 1453 1394 1334 1276 1218 1161 1105 1049 995 942 889 838 788 739 691 645 600 556 514 473 433 396 359 324 291 260 230 202 176 151 128 107 88 71 55 42 30 20 12 7 2 0 0 2 6 11 19 28 39 53 68 85 103 124 146 171 197 224 254 285 318 352 388 426 465 505 548 591 636 682 729 778 828 879 931 984 1039 1094 1150 1207 1264 1323 1382 1441 1502 1563 1624 1685 1747 1810 1872 1935

评论收藏

内容反馈

资源评论