FPGA-内部晶振使用

所需积分/C币:36 2015-04-03 14:58:36 368KB PDF
167
收藏 收藏
举报

详细演示了 FPGA CPLD的内部晶振使用方法及步骤,经过实验验证完全可以实现,验证芯片为MAX V 系列 也适用于其他系列
〓步仇码设量 将下列代码直接拷贝到程序中,从而使clk有了来源,起了作用。 module BSPHD( st n sW1.sw2 nsw3 n led d1,ed d2,ed d3 / input clk;//时钟信号,50MHz input rst n;/)位信号,低有效 input sw1_n,sW2_nW3n;∥/三个独立按键,低表示按下 output led_dl,led_d2,led_d3;//发光二极管,分别由按键控制 Wire scena=1b1;∥/始终使能内部振荡器工作 wire clk;/件内部震荡时钟,33M~5.6M(仿真时钟556M) internal osc internal osc( scena(scena) osc(clk) 第三步成时钟开启,可使UK。

...展开详情
试读 3P FPGA-内部晶振使用
立即下载 低至0.43元/次 身份认证VIP会员低至7折
一个资源只可评论一次,评论内容不能少于5个字
您会向同学/朋友/同事推荐我们的CSDN下载吗?
谢谢参与!您的真实评价是我们改进的动力~
上传资源赚钱or赚积分
最新推荐
FPGA-内部晶振使用 36积分/C币 立即下载
1/3
FPGA-内部晶振使用第1页

试读结束, 可继续阅读

36积分/C币 立即下载 >