下载 >  课程资源 >  专业指导 > EDA课程设计 数字时钟的设计(VHDL)

EDA课程设计 数字时钟的设计(VHDL) 评分:

数字时钟的设计(EDA课程设计) 内含:实验目的 掌握VHDL语言的基本运用 掌握MAX+plusII的简单操作并会使用EDA实验箱 功能设计、系统设计、功能分析、创新点、VHDL代码
2010-01-10 上传大小:126KB
分享
收藏 (4) 举报
EDA数字时钟设计(内含实验要求、代码及原理图)

EDA课程的期末考察任务,以前写的,但是只剩下这个文档了,要求如下: 结合实验室EDA实验箱,完成设计数字时钟。 1) 要求其显示时间范围是00:00 :00~23:59:59。 2) 时钟具有清零功能。 3) 时钟具有暂停计时。 4) 时钟具有调节时间功能。 5) 闹钟功能等。

立即下载
EDA 数字时钟课程设计 Quartus II 闹钟 整点报时 含报告 源代码

一、设计内容 (利用QuartusⅡ软件,使用VHDL语言完成数字电子时钟的设计) 二、设计要求 1、具有时、分、秒的计数显示功能 2、具有清零功能,可对数字时钟的小时、分钟进行调整 3、12小时制和24小时制均可 三、总体实现方案 四、设计的详细步骤 五、总结

立即下载
数字时钟vhdl实现

数字时钟的VHDL实现,只有时钟和分钟,初学勿喷,共同讨论

立即下载
EDA技术与VHDL 电子时钟课程设计报告

数字钟是一种用数字电路技术实现时、分、秒计时的装置,与机械式时钟相比具有更高的准确性和直观性,且无机械装置,具有更更长的使用寿命,因此得到了广泛的使用。数字钟从原理上讲是一种典型的数字电路,其中包括了组合逻辑电路和时序电路。电路通过使用数字元件,采用三个计数器来构成完成二十四小时的数字钟设计,并且将译码器和二选一数字选择器配合使用来完成动时间写出。此外,使能端和复位端控制信号用来控制电路,使得该电路可以完成保持、清零、预置时间、等一系列的功能。

立即下载
EDA课程设计数字钟)(带完整报告)

EDA课程设计,完整程序包,用于ISE,亲自下载到板子并成功运行,附完整实验报告,相信会对您有所帮助

立即下载
VHDL课程设计--万年历,课程设计报告。包括各个模块的代码及仿真图

1、题目内容 设计一个万年历系统,通过数码管显示。 1) 显示分钟、小时,秒通过一个LED来进行闪烁显示。 2) 可设置时间,通过按键进行设置,设置方式可采用增加或者减小来进行显示; 3) 显示年、月、日等,通过按键进行显示内容的切换; 发挥部分: 1) 显示星期; 2) 具备闹钟功能; 具备跑马表功能

立即下载
EDA课程设计报告-- 数字钟(设计报告+仿真文件).

EDA课程设计报告-- 数字钟(设计报告+仿真文件)

立即下载
EDA 课程设计 十字路口红绿灯控制 VHDL语言实现

EDA 课程设计 一种十字路口的红路灯的智能控制系统的实现 包含停车计数模块,交通灯时长的控制和自动转换以及数码管显示和实验报告,用VHDL语言编写,quartusII

立即下载
三层电梯控制-EDA课程设计VHDL

使用Quartus II 实现三层电梯的控制

立即下载
VHDL课程设计--数字秒表

EDA课程设计用,带程序源码,带仿真图等。

立即下载
PS2键盘驱动程序VHDL仿真课设FPGA报告(附代码)

键盘上的每一个键都有两个唯一的数值进行标志。为什么要用两个数值而不是一个数值呢?这是因为一个键可以被按下,也可以被释放。当一个键按下时,它们产生一个唯一的数值,当一个键被释放时,它也会产生一个唯一的数值,我们把这些数值都保存在一张表里面,到时候通过查表就可以知道是哪一个键被敲击,并且可以知道它是被按下还是被释放了。这些数值在系统中被称为键盘扫描码。本课程设计目的旨在使用Altera公司的EPM144C5系列的FPGA芯片,利用开发板PS2键盘接口等资源,实现一个键盘驱动程序。以达到外接键盘按键的选择、8位动态七段数码管实现按键扫描码显示和8×8点阵实现按键字符显示的目的。

立即下载
EDA课程设计六路抢答器

使用VHDL语言,利用FPGA实现六路抢答功能,并具有克服内部竞争的功能。

立即下载
数字时钟Verilog

数电课程设计 FPGA上实现,设计要求 1.有4只数码管分别显示小时及分钟 2.用LED灯闪烁表示秒 3.可以扩展功能

立即下载
VHDL语言编写的EDA设计程序(实现7人表决器)

用VHDL语言编写的EDA程序,用7个开关显示支持与否的表决器,里面有程序,还有所用芯片FPGA的管脚分配等内容。

立即下载
VHDL 动态显示扫描电路设计源码

采用VHDL设计实现8位数码管显示的设计源码,采用层次化设计

立即下载
南京理工大学 2018电类综合实验QuartusII设计源文件 基于QuartusII的多功能数字时钟设计

使用qurtusII 9.1设计并下载到SmartSOPC实验系统中。 本实验利用QuartusII软件,结合所学的数字电路的知识,采用自顶向下的分析方法。首先分析了多功能数字钟的设计要求、所需实现的功能,然后分析了实现每个功能所需要的基础模块,最后进一步分析了各种基础模块。在具体设计时,采用的是自底向上的设计方法。首先设计各种基础模块,然后设计各种功能模块,最后进行综合设计。本次设计除了实现基本的时钟电路外,还实现了整点报时、闹钟、日期、星期、秒表等多种功能: 1. 设计一个具有校时、校分,清零,保持和整点报时等功能的数字钟。基于QuartusⅡ软件或其他EDA软件完成电路设计。 2. 对该

立即下载
基于EDA数字时钟设计

本系统由秒计数器、分钟计数器、小时计数器、整点报时、分的调整以及小时的调整并能显示小时、分钟、秒。采用自顶向下的设计方法,子模块利用VHDL语言设计,顶层文件用原理图的设计方法。显示:小时采用24进制,而分钟和秒均60进制。

立即下载
多路彩灯控制器VHDL设计.txt

多路彩灯控制器VHDL设计.txt多路彩灯控制器VHDL设计.txt

立即下载
五人多数表决器(EDA课程设计

1) 五人多数表决逻辑:多数通过; 2) 在主持人控制下,10秒内表决有效; 3) 采用数码管显示表决10秒倒计时; 4) 表决结束后用发光二极管及数码管显示表决结果,数码管显示结果形式:通过,不通过; 5) 设主持人控制键,复位键: 控制键:启动表决; 复位键:系统复位。

立即下载
数字钟程序

详细的数字时钟程序 EDA设计 vhdl语言

立即下载

热点文章

下载码下载
做任务获取下载码
取消 提交下载码
img

spring mvc+mybatis+mysql+maven+bootstrap 整合实现增删查改简单实例.zip

资源所需积分/C币 当前拥有积分 当前拥有C币
5 0 0
点击完成任务获取下载码
输入下载码
为了良好体验,不建议使用迅雷下载
img

EDA课程设计 数字时钟的设计(VHDL)

会员到期时间: 剩余下载个数: 剩余C币: 剩余积分:0
为了良好体验,不建议使用迅雷下载
VIP下载
您今日下载次数已达上限(为了良好下载体验及使用,每位用户24小时之内最多可下载20个资源)

积分不足!

资源所需积分/C币 当前拥有积分
您可以选择
开通VIP
4000万
程序员的必选
600万
绿色安全资源
现在开通
立省522元
或者
购买C币兑换积分 C币抽奖
img

资源所需积分/C币 当前拥有积分 当前拥有C币
5 4 45
为了良好体验,不建议使用迅雷下载
确认下载
img

资源所需积分/C币 当前拥有积分 当前拥有C币
1 0 0
为了良好体验,不建议使用迅雷下载
VIP和C币套餐优惠
img

资源所需积分/C币 当前拥有积分 当前拥有C币
5 4 45
您的积分不足,将扣除 10 C币
为了良好体验,不建议使用迅雷下载
确认下载
下载
您还未下载过该资源
无法举报自己的资源

兑换成功

你当前的下载分为234开始下载资源
你还不是VIP会员
开通VIP会员权限,免积分下载
立即开通

你下载资源过于频繁,请输入验证码

您因违反CSDN下载频道规则而被锁定帐户,如有疑问,请联络:webmaster@csdn.net!

举报

  • 举报人:
  • 被举报人:
  • *类型:
    • *投诉人姓名:
    • *投诉人联系方式:
    • *版权证明:
  • *详细原因: