下载 >  开发技术 >  其它 > 基于Quartus II的数字系统Verilog HDL设计实例详解_

基于Quartus II的数字系统Verilog HDL设计实例详解_ 评分:

基于Quartus II的数字系统Verilog HDL设计实例详解
2013-04-23 上传大小:39.86MB
分享
收藏 (6) 举报

评论 共40条

lxk1462 内容不错,对于基础不好的帮助很大
2018-04-13
回复
eaglejiaxy 不错的教材,很实用
2016-05-11
回复
lishisen5168 书很好 要是第二版 就更好了
2016-04-26
回复
u010403933 内容不错,对于基础不好的帮助很大
2015-12-14
回复
jsbcfsb 内容很好,对于初学者帮助很大
2015-11-06
回复
emlinux2008 内容不错,看的清楚
2015-10-09
回复
njuchz07 内容不错,基本的步骤和说明都有。
2015-10-08
回复
u010277734 不错的文章
2015-08-03
回复
yljadklsa 很有用的教材,我看了觉得收获好大,
2015-07-15
回复
baidu_29477037 非常好的入门书籍,步骤清晰,是不可多得的新手学习资料!
2015-07-08
回复
Verilog入门——Quartus2基础使用
《夏宇闻Verilog HDL数字系统设计教程》(第四版)第一部分 Verilog数字设计基础 知识点总结——第四章
基于Quartus II数字系统Verilog HDL设计实例详解

周润景编写的书,里面涵盖verilog设计的各种实例,pdf格式,扫描版

立即下载
基于Quartus II 9.0版本编写的Verilog HDL编写的基本设计实例

包含8位奇偶校验器、16选一数据选择器、add、add4、八位二进制加法计数器、利用function函 数对一个8位二进制数中为0的个数计数、模为60的BCD码同步加法计数器、减法计数器、分频器、数字跑表、抢答器等等代码。本代码均在Quartus9上验证过,能够正确运行和仿真。

立即下载
Quartus II 操作入门
quartus II 15安装与破解教程自行总结
数字系统设计与VERILOG HDL(第5版)

本书 的定位 是作为 EDA 技术、 FPGA 开发或 数字设 计方面 的教材 。在 编写的 过程中 ,遵 循 的是重 视基础 、面向 应用的 原则, 力图在 有限的 篇幅内 ,将 EDA 技术与 FPGA 设计 相关的 知识简 明扼要 、深 入浅 出地进 行阐述 ,并融 入作者 在教学 、科 研中 的实践 经验。

立即下载
《夏宇闻Verilog HDL数字系统设计教程》(第四版)第一部分 Verilog数字设计基础 知识点总结——第二、三章
基于Quartus Prime Std 18.0的FPGA基础开发流程
学Quartus II+Verilog三步走checklist
用Quartus II + Verilog 做FPGA/CPLD设计/仿真的几个基本问题(自己总结的,对初学者有效)
quartusII中用Verilog实现移位的几种方式
verilog 小球移动 quartuss ii
[Verilog HDL数字系统设计及仿真(第2版)][于斌,黄海][电子教案(PPT版本)]

[Verilog HDL数字系统设计及仿真(第2版)][于斌,黄海][电子教案(PPT版本)]

立即下载
Verilog数字系统设计(夏宇闻)学习笔记(一)
verilog-------数字密码锁

wire clr,clkp,btnall; wire [3:0]bn; wire [31:0]sw; assign sw='h55556666; assign btnall=btn[0]|btn[1]|btn[2]|btn[3]|btn[4]|btn[5]|btn[6]|btn[7]; assign bn[3]=btn[7]; assign bn[2]=btn[3]|btn[4]|btn[5]|btn[6]; assign bn[1]=btn[1]|btn[2]|btn[5]|btn[6]; assign bn[0]=btn[0]|btn[2]|btn[4]|btn[6]; clock_p

立即下载
基于verilog hdl 的波形发生器

基于verilog hdl 的波形发生器,modelsim 仿真,硬件描述语言期末大作业,含工程文件及报告

立即下载
下载码下载
做任务获取下载码
取消 提交下载码
img

spring mvc+mybatis+mysql+maven+bootstrap 整合实现增删查改简单实例.zip

资源所需积分/C币 当前拥有积分 当前拥有C币
5 0 0
点击完成任务获取下载码
输入下载码
为了良好体验,不建议使用迅雷下载
img

基于Quartus II的数字系统Verilog HDL设计实例详解_

会员到期时间: 剩余下载个数: 剩余C币: 剩余积分:0
为了良好体验,不建议使用迅雷下载
VIP下载
您今日下载次数已达上限(为了良好下载体验及使用,每位用户24小时之内最多可下载20个资源)

积分不足!

资源所需积分/C币 当前拥有积分
您可以选择
开通VIP
4000万
程序员的必选
600万
绿色安全资源
现在开通
立省522元
或者
购买C币兑换积分 C币抽奖
img

资源所需积分/C币 当前拥有积分 当前拥有C币
5 4 45
为了良好体验,不建议使用迅雷下载
确认下载
img

资源所需积分/C币 当前拥有积分 当前拥有C币
50 0 0
为了良好体验,不建议使用迅雷下载
VIP和C币套餐优惠
img

资源所需积分/C币 当前拥有积分 当前拥有C币
5 4 45
您的积分不足,将扣除 10 C币
为了良好体验,不建议使用迅雷下载
确认下载
下载
您还未下载过该资源
无法举报自己的资源

兑换成功

你当前的下载分为234开始下载资源
你还不是VIP会员
开通VIP会员权限,免积分下载
立即开通

你下载资源过于频繁,请输入验证码

您因违反CSDN下载频道规则而被锁定帐户,如有疑问,请联络:webmaster@csdn.net!

举报

  • 举报人:
  • 被举报人:
  • *类型:
    • *投诉人姓名:
    • *投诉人联系方式:
    • *版权证明:
  • *详细原因: