【免费】基于FPGA的数字秒表设计_基于fpga的数字时钟资源-CSDN文库

共4个文件

doc：4个

5星 · 超过95%的资源需积分: 0 35 浏览量 2010-06-16 20:14:26 上传评论 21 收藏 730KB RAR 举报

本科生毕业论文(设计)开题报告书题目：基于FPGA的数字秒表设计学生姓名： *********** 学号： ********** 专业班级：自动化******班指导老师： ************ 2010年 3 月 20 日论文（设计）题目 ISP技术及其应用研究课题目的、意义及相关研究动态：课题设计的主要目的：运用所学的数字电子技术的基本知识和数字电子电路的设计方法，将数字电子技术的基础知识与EDA技术有机地联系起来，EDA电子仿真软件的仿真功能强大，具有完备的文件库，具有选用元器件创建电路、仿真模拟运行电路的功能，并且在输入信号的加入、输出信号的显示上能完全模拟实际和调制过程中的各种波型和操作过程。此类设计需要在EDA仿真软件上仿真进行，并利用下载工具，下载到特定的硬件设备上，进行实时的运行与验证，来证明所设计的电路的正确性。这样把所学到的理论知识综合的运用到一些较复杂的数字逻辑电路系统中去，使我们在实践基本技能方面得到一次全面系统的锻炼；这样可以使我们了解和掌握现代复杂数字系统芯片的设计方法和所用到的EDA工具，为走上社会进入专业的电子技术公司后，能胜任各种电子产品集成化的实际设计工作打下了坚实的基础。课题的意义：秒表是一种常见的计时工具，种类比较多。这里用EDA技术设计一种基于FPGA 的数字秒表。它可以为用户提供了传统的PLD技术无法达到的灵活性，带来了巨大的时间效益和经济效益，是可编程技术的实质性飞跃。FPGA还是有其具大的优势比如它的高速性。相关研究动态：现在对EDA的概念或范畴用得很宽。包括在机械、电子、通信、航空航天、化工、矿产、生物、医学、军事等各个领域，都有EDA的应用。目前EDA 技术已在各大公司、企事业单位和科研教学部门广泛使用。例如在飞机制造过程中，从设计、性能测试及特性分析直到飞行模拟，都可能涉及到EDA技术。本文所指的EDA技术，主要针对电子电路设计、PCB设计和IC设计。EDA 设计可分为系统级、电路级和物理实现级。课题的主要内容（观点）、创新之处：课题设计的主要内容： 1. 设计任务：设计一个采用六位LED数码管显示分、秒，0.1s,0.01s计时方式的数字秒表。使用按键开关可实现开始/结束计时操作，及复位清零操作。 2.设计要求：要求：1、设计方案具有合理性、科学性； 2、系统工作稳定可靠； 3、系统抗干扰性能强； 4、系统硬件电路简单、程序结构明晰。 3.系统功能 1．有启/停开关，用于开始/结束计时操作 2．秒表计时长度为59.分59.99秒，超过计时长度，有溢出则报警，计时长度可手动设置。 3．设置复位开关，在任何情况下只要按下复位开关，秒表都要无条件进行复位清0操作。 4．用FPGA器件实现，用VHDL语言编程，并进行下载，仿真。创新之处：利用EDA技术中最为瞩目的在系统可编程技术进行电子系统的设计的创新之处：1、用软件的方式设计硬件；2、用软件方式设计的系统到硬件系统的转换是由有关的开发软件自动完成；3、设计过程中可用有关软件进行各种仿真；4、系统可现场编程，在线升级；5、整个系统可集成在一个芯片上，体积小、功耗低、可靠性高。

资源推荐

资源详情

资源评论

收起资源包目录

基于FPGA的数字秒表设计.rar （4个子文件）

基于FPGA的数字秒表设计

毕业论文丹.doc 1006KB

本科生开题报告.doc 91KB

我的毕业设计.doc 1010KB

毕业论文.doc 1004KB

基于 FPGA 的数字秒表的设计

第 1 章绪论

电子设计的必由之路是数字化已成为共识。在数字化的道路上，我国电子设计技术

的发展经历了，并将继续经历许多重大的变革与飞跃、从应用 SSI 通用数字电路芯片构

成电路系统，到广泛地应用 MCU(微控制器或单片机)，在电子系统设计上发生厂具有里

程碑意义的飞跃，这一飞跃不但克服了纯 SSI 数字电路系统许多不可逾越的困难，同时

也为电子设计技术的应用开拓了更广阔的前景。它使得电子系统的智能化水平在广度和

深度上产生了质的飞跃。MCU 的广便应用并没有抛弃 SSI 的应用，而是为它们在电于

系统中找到了更合理的地位。随着社会经济发展的延伸、各类新型电子产品的开发为我

们提出了许多全新的课题和更高的要求。FPGA/CPLD(现场可编程逻辑器件／复杂可编

程逻辑器件)在 EDA 基础上的广泛应用．从某种意义上说，新的电子系统运转的物理机

制又将回到原来的纯数字电路结构，但这是—种更高层次的循环，应是一次否定之否定

的运动，它在更高层次上容纳了过去数字技术的优秀部分，对 MCU 系统将是—种扬弃，

但在电子设计的技术操作和系统构成的整体上却发生质的飞跃。如果说 MCU 在逻辑的

实现上是无限的话，那么高速发展的 FPGA/CPLD 不但包括了 MCU 这一特点，并兼有

串、并工作方式和高速、高可靠性以及宽口径适用等诸多方面的特点、不仅如此，随着

EDA 技术的发展和 FPGA／CPLD 在深亚微米领域的进军、它们与

MCU、MPU、DSP、A／D、D／A、RAM 和 ROM 等独立器件问的物理与功能界限正

日趋模糊。特别是软／硬 IP 芯核产业的迅猛发展，嵌入式通用与标准 CPLD 和 FPGA 器

件的出现，片上系统已近在咫尺。以大规模集成电路为物质基础的 EDA 技术终于打破

了软硬件之间最后的屏障，使软硬件工程师们有了共同的语言

[1]

。

1.1 课题背景

当前电子系统的设计正朝着速度快，容量大，体积小，质量轻，用电省的方向发展。

推动该潮流迅速发展的决定性因素就是使用了现代化的 EDA 设计工具。EDA 是电子设

计自动化(Electronic Design Automation)的缩写，是 90 年代初，从 CAD（计算机辅助没

计）、CAM（算机辅助制造）、CAT(计算机辅助测试)和 CAE(计算机辅助工程)的概念

基于 FPGA 的数字秒表的设计

发展而来的。EDA 技术就是以计算机为工具，在 EDA 软件平台上，对以硬件描述语言

HDL 为系统逻辑描述手段完成的设计文件自动地完成逻辑编译、逻辑化简、逻辑分割、

逻辑综合及优化、逻辑行局布线、逻辑仿真，直至对于特定目标芯片的适配编译、逻辑

映射和编程下载等工作。设计者的工作仅限于利用软件的方式，即利用硬件描述语言来

完成对系统硬件功能的描述，在 EDA 工具的帮助下就可以得到最后的设计结果。尽管

目标系统是硬件，但整个设计和修改过程如同完成软件设计一样方便和高效

[2]

。

EDA 技术中最为瞩目的功能，即最具现代电子设计技术特征的功能就是日益强大

的逻辑设计仿真测试技术。EDA 仿真测试技术只需通过计算机就能对所设计的电子系

统从各种不同层次的系统性能特点完成一系列准确的测试与仿真操作，在完成实际系统

的安装后还能对系统上的目标器件进行所谓边界扫锚测试。这一切都极大地提高了大规

模系统电子设计的自动化程度。

另一方面，高速发展的 CPLD/FPGA 器件又为 EDA 技术的不断进步奠定可坚实的物

质基础。CPLD/FPGA 器件更广泛的应用及厂商间的竞争，使得普通的设计人员获得廉

价的器件和 EDA 软件成为可能。

现代的 EDA 工具软件已突破了早期仅能进行 PCB 版图设计，或类似某些仅限于电

路功能模拟的、纯软件范围的局限，以最终实现可靠的硬件系统为目标，配备了系统设

计自动化的全部工具。如配置了各种常用的硬件描叙平台 VHDL、Verilog HDL、ABEL

HDL 等；配置了多种能兼用和混合使用的逻辑描述输入工具，如硬件描述语言文本输

入法（其中包括布尔方程描述方式、原理图描述方式、状态图描述方式等）以及原理图

输入法、波形输入法等；同时还配置了高性能的逻辑综合、优化和仿真模拟工具

[3]

。

1.2 硬件描述语言

硬件描述语言（Hardware Description Language ）是硬件设计人员和电子设计自动

化（EDA）工具之间的界面。其主要目的是用来编写设计文件，建立电子系统行为级的

仿真模型。即利用计算机的巨大能力对用Ｖ erilog HDL 或 VHDL 建模的复杂数字逻辑进

行仿真，然后再自动综合以生成符合要求且在电路结构上可以实现的数字逻辑网表

（Netlist），根据网表和某种工艺的器件自动生成具体电路，然后生成该工艺条件下

这种具体电路的延时模型。仿真验证无误后，用于制造 ASIC 芯片或写入 CPLD 和

基于 FPGA 的数字秒表的设计

FPGA 器件中。

随着 PC 平台上的 EDA 工具的发展，PC 平台上的 Verilog HDL 和 VHDL 仿真综合

性能已相当优越，这就为大规模普及这种新技术铺平了道路。目前国内只有少数重点设

计单位和高校有一些工作站平台上的 EDA 工具，而且大多数只是做一些线路图和版图

级的仿真与设计，只有个别单位展开了利用 Verilog HDL 和 VHDL 模型（包括可综合和

不可综合）的进行复杂的数字逻辑系统的设计。随着电子系统向集成化、大规模、高速

度的方向发展，HDL 语言将成为电子系统硬件设计人员必须掌握的语言

[3]

。

1.2.1 VHDL 语言

VHDL(Very High Speed Integrated Circuit Hardw are Description Language，超高集成

电路硬件描叙语言)诞生于 1982 年，是由美国国防部开发的一种快速设计电路的工具，

目前已经成为 IEEE(The Institute of Electrical and Electronics)的一种工业标准硬件描叙语

言。VHDL 主要用于描述数字系统的结构、行为、功能和接口，非常适合用于可编程逻

辑芯片的应用设计。除了含有许多具有硬件特征的语句外，VHDL 的语言形式和描述风

格与句法十分类似于一般的计算机高级语言。VHDL 的程序特点是将一项工程设计，或

称为设计实体（可以是个元件、电路模块或一个系统）分成外部（或称可示部分，即端

口）和内部（或称为不可视部分，即结构体）两部分，外部负责对设计实体和端口引脚

命名和说明，内部负责对模块功能和算法进行描述。在对一个设计实体定义了外部界面

后，一旦其内部结构、功能开发完成，即可生成共享功能模块，这就意味着，在顶层综

合或其他设计中可以直接调用这个实体模块。VHDL 具有较强的行为描述能力，可避开

具体的器件结构，从逻辑功能和行为上进行描述和设计

[3]

。

1.2.2 Verilog HDL 语言

Verilog HDL 是在 1983 年，由 GDA （ Gate Way Design Automatio ）公司的 Phil

Moorby 首创的。Phil Moorby 后来成为 Verilog－ＸＬ的主要设计者和（Ｃ adence Design

System)的第一个合伙人。在 1984-1985 年 Moorby 设计出第一个关于 Verilog－ＸＬ的仿

真器，1986 年他对 Verilog HDL 的发展又作出另一个巨大贡献，提出了用于快速门级仿

真的ＸＬ算法。

基于 FPGA 的数字秒表的设计

随着 Verilog－ＸＬ算法的成功，Verilog HDL 语言得到迅速发展。1989 年Ｃ adence

公司收购了ＧＤＡ公司， Verilog HDL 语言成为 Cadence 公司的私有财产，1990 年，

Cadence 公司公开了 Verilog HDL 语言，成立了 OVI（Open Verilog Internatiinal）组织来

负责 Verilog HDL 的发展。IEEE 于 1995 年制定了 Verilog HDL 的 IEEE 标准，即 Verilog

HDL 1364-1995。1987 年，IEEE 接受 VHDL(VHSIC Hadeware Description Language)为标

准 HDL，即 IEEE 1076-87 标准，1993 年进一步修订，定为 ANSI/IEEE1076-93 标准。现

在很多 EDA 供应商把 Verilog HDL 作为其 EDA 软件输入 / 输出的标准。例如，

Cadence、Synopsys、Viewlogic、Mentor Graphic 等厂商都提供了 VHDL 的支持

[4]

。

1.2.3 Verilog HDL 与 VHDL 的比较

Verilog HDL 和 VHDL 作为描述硬件电路设计的语言，其共同的特点在于：能形式

化地抽象表示电路的行为和结构；支持逻辑设计中层次与范围的描述；可借用高级语言

的精巧结构来简化电路行为的描述；具有电路仿真与验证机制以保证设计的正确性；支

持电路描述由高层到低层的综合转换；硬件描述与实现工艺无关；便于文档管理；易于

理解和设计重用。

目前版本的 Verilog HDL 与 VHDL 在行为级抽象建模的覆盖范围方面也有所不同。

一般认为 Verilog HDL 在系统抽象方面比 VHDL 强一些。Verilog HDL 较为适合算法级

（Alogrithem）、寄存器传输级（ RTL）、逻辑级（ Logic）、门级（ Gate）、设计。

而 VHDL 更为适合特大型的系统级（System）设计。

1.2.4 VHDL 设计中电路简化问题的探讨

[8]

随着集成电路技术的发展，用传统的方法进行芯片或系统设计已不能满足要求，

迫切需要提高设计效率。在这样的技术背景下，能大大降低设计难度的 VHDL 设计

方法正越来越广泛地被采用。但是 VHDL 设计是行为级的设计所带来的问题是设

计者的设计思考与电路结构相脱节。设计者主要是根据 VHDL 的语法规则对系

统目标的逻辑行为进行描述，然后通过综合工具进行电路结构的综合、编译、优化，

通过仿真工具进行逻辑功能仿真和系统时延的仿真。用 VHDL 进行集成电路的设计，

牵涉到对 VHDL 语言的使用方法和对设计的理解程度。本文讨论了以下几个简化和

优化电路设计的 3 个值得注意的方面：

（1）在用 VHDL 进行设计中要注意避免不必要的寄存器描述。

（2）在编写程序前要先对整个设计进行较深入的了解，科学的划分设计，多设想几

种方案再进行比较，用多个较少位数的单元取代较多位数的单元。

基于 FPGA 的数字秒表的设计

（3）在延时要求不高的情况下，可提取逻辑电路公因子，把它分解成含有中间变量

的多级电路。

1.2.5 VHDL 和 MAX+PLUSII 在设计数字电路中的应用

[9]

以 VHDL 为工具的 EDA 设计方法与传统的人工设计方法相比，有以下几个优点：

1、缩短了开发周期；2、提高了效率；3、产品的质量得到了提高。用 VHDL 进行数

字系统开发与设计，其设计的抽象层次有 6 个，分别是系统级、芯片级、寄存器级、

门级、电路级和版图 / 硅片级，可以在不同的抽象层次级别上设计系统。使用

MAX+PLUSII 作为开发环境时应该根据软件支持的芯片资源情况选择合适的设计层

次。在 VHDL 设计中，常常采用多进程描述的方法来进行程序设计，通过使用进程

可以把整体的功能局部化，分块设计，多个进程通过进程间通信机制互相配合，达到

设计要求。当进程比较多的时候，它们之间的配合问题就比较复杂，因此在设计之前

应该合理规划安排。

1.2.6 用 EDA 方法设计数字系统的灵活性

[10]

用 EDA 方法设计数字系统，就是以硬件描述语言为系统逻辑描述的主要手段完

成计数器设计文件，再运用 EDA 开发软件，对设计文件自动地完成逻辑编译、化间、

分割、综合及优化逻辑仿真。直到对特定目标芯片的适配编译、逻辑映射和编程下载。

在本文中是以 EDA 技术中的 ISP 软件为开发平台，来说明 EDA 方法设计数字系统的

灵活性。1、设计输入方式的灵活性，使用 EDA 方法设计数字系统可以按照设计要求

和硬件描述语言的语法规则编写输入文件，而把其余的大部分工作留给计算机完成，

真正体现了 EDA 方法的优点。尤其是设计复杂的数字系统或者需要改动系统功能时，

设计效率可成倍提高，EDA 方法的优越性就会更加突出；2、功能仿真的灵活性，用

EDA 方法设计数字系统是同一个测试向量可以对任何一种设计输入方式产生的源文

件进行仿真，而不许要单独编写测试文件；3、功能扩展的灵活性，在数字系统设计

输入过程中，用 EDA 方法实现了硬件设计软件化，所以改动源文件的内容即可改变

系统功能，使其扩展为复杂度更高的数字系统。

1.2.7 VHDL simulation

[11]

VHDL is a language for describing digital systems；therefore it should

be of no surprise that standard event-driven logic simulation algorithms

评论收藏

内容反馈

little_two_two

2013-05-09

内容还挺详细的，自己能读懂
jiaruishaung

2012-12-06

内容不错，很具体
hjw918133

2013-01-24

不错，比较详细
him200

2012-09-17

内容完整有图有程序方便理解很好
Phodal

2014-06-25

基于FPGA的数字秒表设计

前往

页

sanpao2010

粉丝: 1
资源: 2

基于FPGA的数字秒表设计

基于FPGA的数字秒表的设计

基于FPGA的数字秒表的设计.pdf

一种基于FPGA的数字秒表设计方法

基于FPGA 数字秒表设计

基于FPGA的数字秒表设计与实现

基于FPGA的数字秒表设计与仿真

基于FPGA的电子秒表代码

FPGA数字时钟（含闹钟）

基于FPGA设计数字时钟（ego1开发板)

FPGA数字秒表的设计

数字秒表的设计

FPGA实现数字秒表

FPGA实现秒表

FPGA实现的数字时钟

基于FPGA数字秒表设计.pdf

FPGA电子秒表设计实验报告

FPGA数字计时器verlog语言设计

基于Verilog语言的电子秒表设计

verilog 秒表设计

秒表程序Verilog语言编写 FPGA

FPGA设计的秒表

基于FPGA的数字秒表设计.pdf

基于fpga数字秒表实验

基于FPGA的数字秒表设计.zip

最新资源