下载 >  课程资源 >  嵌入式 > EDA课程设计 有程序和仿真

EDA课程设计 有程序和仿真

eda 设计,有仿真图形和程序的8位电话显示器。
2010-12-27 上传大小:150KB
分享
收藏 举报
数字秒表--EDA课程设计完整版(设计报告+仿真文件+硬件实现)

EDA课程设计完整版---数字秒表(设计报告+仿真文件+硬件实现+仿真截图) 这是本人的课程设计,内容详尽,并包括下载到实验箱生成的文件还有相应截图。

立即下载
8位奇偶校验器 eda课程

EDA课程里面的一个用原理图实现8位奇偶校验器,希望对大家有帮助!

立即下载
eda课程设计数字秒表 绝对好用!!!

这是我自己亲手做的东西 当然也有所借鉴 方便大家使用,顺便赚点积分 ~~

立即下载
eda 课程设计 彩灯控制器

设计参数: 1.有十只LED,L0……L9 2.显示方式 ①先奇数灯依次灭 ②再偶数灯依次灭 ③再由L0到L9依次灭 3.显示间隔0.5S,1S可调。

立即下载
EDA课程设计 数字时钟的设计(VHDL)

数字时钟的设计(EDA课程设计) 内含:实验目的 掌握VHDL语言的基本运用 掌握MAX+plusII的简单操作并会使用EDA实验箱 功能设计、系统设计、功能分析、创新点、VHDL代码

立即下载
JK触发器的EDA设计

使用if语句和case语句设计一个带异步清零(高电平有效)和同步置数(低电平有效端的JK触发器

立即下载
燕山大学EDA课程设计

1、有十只LED,L0……L9; 2、显示方式(初态为全亮); ①先奇数灯依次灭(灭的灯当下一个灯动作时,本灯回复原状态) ②再偶数灯依次灭(同上) ③再由L0到L9依次灭(同上) 3、显示间隔0.5s、1s可调。

立即下载
EDA课程设计,完整版,全部验证,带模块图一起顶层链路结构

EDA课程设计,完整版,分模块介绍,有程序,时序图仿真结果。关键程序解释详细

立即下载
电子密码锁(课程设计

这个是EDA课程设计报告 电子密码锁 有仿真图 设计程序

立即下载
中南大学-电子信息工程14级-EDA课程设计报告

中南大学-电子信息工程14级-EDA课程设计报告

立即下载
VHDL课程设计--数字秒表

EDA课程设计用,带程序源码,带仿真图等。

立即下载
EDA Verilog VHDL 课程设计 程序

EDA Verilog VHDL 课程设计 程序EDA Verilog VHDL 课程设计 程序EDA Verilog VHDL 课程设计 程序EDA Verilog VHDL 课程设计 程序EDA Verilog VHDL 课程设计 程序EDA Verilog VHDL 课程设计 程序EDA Verilog VHDL 课程设计 程序EDA Verilog VHDL 课程设计 程序EDA Verilog VHDL 课程设计 程序EDA Verilog VHDL 课程设计 程序

立即下载
中南大学EDA课程设计指导书及源代码

中南大学 电子信息工程专业 EDA课程设计指导书及源代码,设计内容:基于verilog HDL 16位RISC CPU设计与仿真,采用5级流水线。开发工具:quartusII, modelsim

立即下载
基于Verilog的交通灯设计(EDA课程设计

这是一份基于Verilog的交通灯设计工程文件,已经在QUARTUS II 8.0 (32-BIT)上测试通过,而关于十字路口交通灯控制系统的工作原理的资料建议自行到网上找一找。

立即下载
EDA四人抢答器Verilog编程

① 用EDA实训仪的I/O设备和PLD芯片实现智能电子抢答器的计。 ② 智能电子抢答器可容纳4组参赛者抢答,每组设一个抢答钮。 ③ 电路具有第一抢答信号的鉴别和锁存功能。在主持人将复位按钮按下后开始抢答,并用EDA实训仪上的八段数码管显示抢答者的序号,同时扬声器发出“嘟嘟”的响声,并维持3秒钟,此时电路自锁,不再接受其他选手的抢答信号。 ④ 设计一个计分电路,每组在开始时设置为100分,抢答后由主持人计分,答对一次加10分,答错一次减10分。 ⑤ 设计一个犯规电路,对提前抢答和超时抢答者鸣喇叭示警,并显示犯规的组别序号。

立即下载
EDA Matlab 仿真课程设计

使用Matlab来模拟EDA电路的仿真,重点介绍了仿真滤波器的设计过程

立即下载
EDA课程设计-可控脉冲发生器的设计

设计一个可控的脉冲发生器,要求输出的脉冲波的周期和占空比都可变。具体的实验过程中,然后再用按键模块的S1 和S2 来控制脉冲波的周期,每按下S1,N 会在慢速时钟作用下不断地递增1,按下S2,N 会在慢速时钟作用下不断地递减1;用S3 和S4 来控制脉冲波的占空比,每按下S3,M 会在慢速时钟作用下不断地递增1,每按下S4,M 会在慢速时钟作用下不断地递减1,S8 用作复位信号,当按下S8 时,复位FPGA内部的脉冲发生器模块。脉冲波的输出直接输出到实验箱观测模块的探针,以便用示波器观察输出波形的改变

立即下载
vhdl语言设计(7,4)循环码编码器

用vhdl语言采用时序电路(移位寄存器)的方式实现(7,4)循环码编码器

立即下载
哈工大 EDA课程设计 verilog编程 数字秒表

哈工大 EDA课程设计 verilog编程 数字秒表哈工大 EDA课程设计 verilog编程 数字秒表

立即下载
EDA实验五六程序仿真波形

8位数码扫描显示电路,显示输出数据直接在程序中给出 8位数码扫描显示电路,外部输入8个待显示的十六进制数 8位数控分频器 16位数控分频器

立即下载
关闭
img

spring mvc+mybatis+mysql+maven+bootstrap 整合实现增删查改简单实例.zip

资源所需积分/C币 当前拥有积分 当前拥有C币
5 0 0
点击完成任务获取下载码
输入下载码
为了良好体验,不建议使用迅雷下载
img

EDA课程设计 有程序和仿真

会员到期时间: 剩余下载个数: 剩余C币: 剩余积分:0
为了良好体验,不建议使用迅雷下载
VIP下载
您今日下载次数已达上限(为了良好下载体验及使用,每位用户24小时之内最多可下载20个资源)

积分不足!

资源所需积分/C币 当前拥有积分
您可以选择
开通VIP
4000万
程序员的必选
600万
绿色安全资源
现在开通
立省522元
或者
购买C币兑换积分 C币抽奖
img

资源所需积分/C币 当前拥有积分 当前拥有C币
5 4 45
为了良好体验,不建议使用迅雷下载
确认下载
img

资源所需积分/C币 当前拥有积分 当前拥有C币
5 0 0
为了良好体验,不建议使用迅雷下载
VIP和C币套餐优惠
img

资源所需积分/C币 当前拥有积分 当前拥有C币
5 4 45
您的积分不足,将扣除 10 C币
为了良好体验,不建议使用迅雷下载
确认下载
下载
您还未下载过该资源
无法举报自己的资源

兑换成功

你当前的下载分为234开始下载资源
你还不是VIP会员
开通VIP会员权限,免积分下载
立即开通

你下载资源过于频繁,请输入验证码

您因违反CSDN下载频道规则而被锁定帐户,如有疑问,请联络:webmaster@csdn.net!

举报

若举报审核通过,可返还被扣除的积分

  • 举报人:
  • 被举报人:
  • *类型:
    • *投诉人姓名:
    • *投诉人联系方式:
    • *版权证明:
  • *详细原因: