下载 >  课程资源 >  专业指导 > vhdl数字钟设计与论文

vhdl数字钟设计与论文

VHDL语音数字钟的设计,共20页,8707字 摘要 VHDL是Very High Speed Integrated Circuit HardwarDescriptionLanguage的缩写,意思是超高速集成电路硬件描述语言。对于复杂的数字系统的设计,它有独特的作用。
2009-06-09 上传大小:6.87MB
想读
分享
收藏 举报
VHDL设计数字钟程序

这个数字钟有定时,校准,模拟钟摆和报时功能,程序经过实验验证

立即下载
VHDL 数字钟 简易信号发生器设计与实现

简易信号发生器:时钟分频→采样点控制→以k模式查表→译码→显示 本设计思路简单,先将系统默认时钟分频为1Hz,然后进行采样点控制,接着进行k模式查表,根据不同的k值来进行不同的译码,显示出相应的数值。 数字钟:时钟分频→秒计数→分计数→时计数→译码显示 本设计思路简单,先将系统默认时钟分频为1Hz,然后秒计时单位进行计时,接至分计时时计时单位,并通过译码器进行译码,最后用数码管显示出数据。

立即下载
vhdl整点报时数字时钟

用vhdl语言编写的数字时钟,可以挣点报时,报时为一段音乐,可以任意调节分和调时。

立即下载
基于vhdl的数字时钟,时间可调

用VHDL写的数字时钟 在CYCLONE2上验证通过

立即下载
基于Proteus的数字钟设计及仿真

基于Proteus的数字钟设计及仿真论文,本文介绍了基于Proteus软件的数字钟设计及仿真方法

立即下载
液晶显示多功能数字钟 VHDL程序+说明书

系统功能: 1.计时,数码管显示的‘时’、‘分’、‘秒’的十进制数字显示(小时从00~23)计时器 2.星期,lcd1602显示星期:MON/TUE/WEN/THU/FRI/SAT/SUN 3.校准,具有手动校星期、校时、校分、校秒的功能。 4.秒表,显示1%秒、60秒,60分,能手动开始和停止 5.闹钟,能在设定的时间发出闹铃声。 6.整点报时,即从59分55秒起,每隔1秒钟发出一次低音“嘟”的信号,连续2次,最后一次为高音“嘀”的信号,此信号结束即达到整点,发音的同时伴有led闪烁。 7.倒计时,能在设定的时间开始倒计时,至0时0分0秒停止

立即下载
proteus 数字钟设计与仿真

proteus设计与仿真 数字钟的设计本次数字时钟电路采用AT89C52单片机作为控制核心,使用按钮设计控制电路,结合DS18B20传感器、LMO16L液晶显示模块和排阻实现时、分、秒、温度的显示,采用扬声器实现闹钟功能。硬件电路设计主要包括中央处理单元电路、键盘扫描电路以及闹钟电路。软件程序设计则采用汇编语言实现。本设计实现了显示时间、调整时间、闹钟定时等功能,达到了设计的要求和目的。并在Proteus软件上进行了仿真和调试

立即下载
基于VHDL语言简易数字时钟 6位数码管显示

基于VHDL语言简易数字时钟 6位数码管显示

立即下载
基于VHDL语言的数字钟设计的EDA实验报告

基于VHDL语言的数字钟设计的EDA实验报告 采用的是顶层文件设计理念 共分为5个模块:分频模块 计时模块 选择模块 控制模块 动态扫描模块

立即下载
FPGA开发板VHDL设计数字钟

FPGA开发板VHDL设计的数字钟 FPGA开发板VHDL设计的数字钟

立即下载
VHDL多功能数字钟设计

基于VHDL的多功能数字钟设计 基于VHDL的多功能数字钟设计

立即下载
带整点报时的数字时钟

题目四、数字钟设计(基于单片机的设计——实验箱或Proteus仿真) 设计要求: 显示格式:hh-mm-ss 可更改的12小时制或24小时制 整点报时功能 闹钟功能 对时调整功能 秒表功能 一些参考资料

立即下载
vhdl数字时钟,音乐闹钟《粉刷匠》,整点报时

vhdl数字时钟,音乐闹钟《粉刷匠》,整点报时

立即下载
用Quartus2编的数字时钟(VHDL语言)

用Quartus2编的数字时钟 VHDL语言 可以开始停止,清零,调整时间,还会整点报时

立即下载
利用FPGA中的VHDL语言设计数字钟

利用FPGA中的VHDL语言设计的数字钟 利用FPGA中的VHDL语言设计的数字钟

立即下载
用7490设计一个能计时12小时,计分六十分,计秒60秒的简单数字钟电路

用7490设计一个能计时12小时,计分六十分,计秒60秒的简单数字钟电路

立即下载
EDA课程设计论文(VHDL语言)--数字钟

EDA课程设计论文(VHDL语言)--数字钟

立即下载
VHDL课程设计数字钟

VHDL课程设计(数字钟)VHDL课程设计(数字钟)VHDL课程设计(数字钟)VHDL课程设计(数字钟)VHDL课程设计(数字钟)VHDL课程设计(数字钟)VHDL课程设计(数字钟)

立即下载
用VHDL设计数字钟

用VHDL编写的数字钟程序,包括调时、闹钟等功能、按键简单、程序稳定

立即下载
自己做的一个数字时钟

没有使用VHDL的数字钟没有使用VHDL的数字钟没有使用VHDL的数字钟没有使用VHDL的数字钟没有使用VHDL的数字钟没有使用VHDL的数字钟

立即下载
关闭
img

spring mvc+mybatis+mysql+maven+bootstrap 整合实现增删查改简单实例.zip

资源所需积分/C币 当前拥有积分 当前拥有C币
5 0 0
点击完成任务获取下载码
输入下载码
为了良好体验,不建议使用迅雷下载
img

vhdl数字钟设计与论文

会员到期时间: 剩余下载个数: 剩余C币: 剩余积分:0
为了良好体验,不建议使用迅雷下载
VIP下载
您今日下载次数已达上限(为了良好下载体验及使用,每位用户24小时之内最多可下载20个资源)

积分不足!

资源所需积分/C币 当前拥有积分
您可以选择
开通VIP
4000万
程序员的必选
600万
绿色安全资源
现在开通
立省522元
或者
购买C币兑换积分 C币抽奖
img

资源所需积分/C币 当前拥有积分 当前拥有C币
5 4 45
为了良好体验,不建议使用迅雷下载
确认下载
img

资源所需积分/C币 当前拥有积分 当前拥有C币
5 0 0
为了良好体验,不建议使用迅雷下载
VIP和C币套餐优惠
img

资源所需积分/C币 当前拥有积分 当前拥有C币
5 4 45
您的积分不足,将扣除 10 C币
为了良好体验,不建议使用迅雷下载
确认下载
下载
您还未下载过该资源
无法举报自己的资源

兑换成功

你当前的下载分为234开始下载资源
你还不是VIP会员
开通VIP会员权限,免积分下载
立即开通

你下载资源过于频繁,请输入验证码

您因违反CSDN下载频道规则而被锁定帐户,如有疑问,请联络:webmaster@csdn.net!

举报

若举报审核通过,可返还被扣除的积分

  • 举报人:
  • 被举报人:
  • *类型:
    • *投诉人姓名:
    • *投诉人联系方式:
    • *版权证明:
  • *详细原因: