下载 >  课程资源 >  专业指导 > vhdl数字钟设计与论文

vhdl数字钟设计与论文 评分:

VHDL语音数字钟的设计,共20页,8707字 摘要 VHDL是Very High Speed Integrated Circuit HardwarDescriptionLanguage的缩写,意思是超高速集成电路硬件描述语言。对于复杂的数字系统的设计,它有独特的作用。
2009-06-09 上传大小:6.87MB
立即下载 开通VIP
想读
分享
收藏 举报
基于vhdl的数字时钟,时间可调

用VHDL写的数字时钟 在CYCLONE2上验证通过

立即下载
EDA 数字时钟课程设计 Quartus II 闹钟 整点报时 含报告 源代码

一、设计内容 (利用QuartusⅡ软件,使用VHDL语言完成数字电子时钟的设计) 二、设计要求 1、具有时、分、秒的计数显示功能 2、具有清零功能,可对数字时钟的小时、分钟进行调整 3、12小时制和24小时制均可 三、总体实现方案 四、设计的详细步骤 五、总结

立即下载
带整点报时的数字时钟

题目四、数字钟设计(基于单片机的设计——实验箱或Proteus仿真) 设计要求: 显示格式:hh-mm-ss 可更改的12小时制或24小时制 整点报时功能 闹钟功能 对时调整功能 秒表功能 一些参考资料

立即下载
FPGA开发板VHDL设计数字钟

FPGA开发板VHDL设计的数字钟 FPGA开发板VHDL设计的数字钟

立即下载
VHDL多功能数字钟设计

基于VHDL的多功能数字钟设计 基于VHDL的多功能数字钟设计

立即下载
完整版 VHDL设计数字电子时钟

有完整的代码,也有设计好的完整的程序工程, 拿到手后可以直接在Quartus2上运行,还附有设计报告,包含连接图和仿真图!

立即下载
基于Verilog+HDL设计的多功能数字钟

基于Verilog HDL 语言 实现多功能数字时钟内含有程序

立即下载
利用FPGA中的VHDL语言设计数字钟

利用FPGA中的VHDL语言设计的数字钟 利用FPGA中的VHDL语言设计的数字钟

立即下载
EDA课程设计论文(VHDL语言)--数字钟

EDA课程设计论文(VHDL语言)--数字钟

立即下载
VHDL 数字钟(设置时间闪烁)

该程序实现一个数字钟,带调整时间功能,在调整时间时,对应的位置闪烁显示。 CLR 为清零端,该键为‘1’时,时钟显示”000000“; EN 计数使能端,该键为‘1’时,时钟停止; MODE 模式选择按钮,在4种模式下循环:正常-小时调整-分调整-秒调整。 INC 调整时间按钮,该键为‘1’时,对应位置加1;

立即下载
VHDL课程设计数字钟

VHDL课程设计(数字钟)VHDL课程设计(数字钟)VHDL课程设计(数字钟)VHDL课程设计(数字钟)VHDL课程设计(数字钟)VHDL课程设计(数字钟)VHDL课程设计(数字钟)

立即下载
用7490设计一个能计时12小时,计分六十分,计秒60秒的简单数字钟电路

用7490设计一个能计时12小时,计分六十分,计秒60秒的简单数字钟电路

立即下载
自己做的一个数字时钟

没有使用VHDL的数字钟没有使用VHDL的数字钟没有使用VHDL的数字钟没有使用VHDL的数字钟没有使用VHDL的数字钟没有使用VHDL的数字钟

立即下载
基于VHDL 语言的数字钟设计

VHDL语言基于VHDL 语言的数字钟设计!(zhuanziyuan)

立即下载
基于VHDL的数字钟设计

基于VHDL的数字钟课程设计报告 目录 摘 要 3 引 言 3 1 数字钟的设计框图 3 2 功能说明 4 3 模块设计部分 4 3.1位选模块 4 3.2控制模块 5 3.4 8 3.5 记小时模块 10 3.6 闹钟,报时模块 11 3.7 动态扫描模块 12 3.8 译码 13 3.8.1 译码模块 13 3.8.2 选通译码 14 4系统仿真 15 4.1 数字钟原理图 15 4.2 数字钟仿真图 16 4.2.2 整点报时 16 4.2.3 暂停状态 17 4.2.4 调闹钟 17 4.2.5 清零状态 17 4.2.6 调时状态 18 4.2.7 闹铃状态 18 5

立即下载
VHDL数字钟设计源码

采用VHDL语言模块化设计方法,附gdf格式顶层图与COUNT时钟计数主模块接线图。 (一)技术要求: 1.十二进制数字钟,能显示时、分、秒,并可进行时和分的快速校正,秒的清零。 2.有整点报时功能,从59分56秒开始,每秒报时一次,直到00分00秒为整点报时。整点报时的频率与其他几响不同。 3.数码显示部分采用动态扫描显示法,能指示时钟驱动信号频率 LIGHT[0],要求计数器模块异步清零。 (二)模块划分: COUNT计数器模块(十二进制CDU12、十进制CDU10、六进制CDU6),七段显示译码器模块BCD7,多路选择器模块SUMX19S4,显示位译码控制模块SEG_CON (三)器件型

立即下载
VHDL设计数字钟源代码

采用VHDL语言模块化设计方法,附gdf格式顶层图与COUNT时钟计数主模块接线图。 (一)技术要求: 1.十二进制数字钟,能显示时、分、秒,并可进行时和分的快速校正,秒的清零。 2.有整点报时功能,从59分56秒开始,每秒报时一次,直到00分00秒为整点报时。整点报时的频率与其他几响不同。 3.数码显示部分采用动态扫描显示法,能指示时钟驱动信号频率 LIGHT[0],要求计数器模块异步清零。 (二)模块划分:底层模块:小时控制模块(24进制)、分钟、秒控制模块(60进制)响铃控制模块、时间set模块、响铃控制门闸模块;顶层模块(三)器件型号:Altera公司的FPGA芯片FLEX10K系列2

立即下载
VHDL设计多功能数字钟

数字逻辑课程设计报告,实现多功能数字钟的设计,功能:计时,并且可以24小时制和12小时制转换,闹钟,整点报时,秒表。文档内包含代码,硬件连线图,仿真波形图,心得体会等。

立即下载
VHDL 数字钟设计

实现调时,较时,闹时,闹时调整,按键中断闹铃

立即下载
基于VHDL的数字钟设计

本人的一个课程设计题目,设计数字钟,其中分和时可调,包括去抖动部分

立即下载
img

spring mvc+mybatis+mysql+maven+bootstrap 整合实现增删查改简单实例.zip

资源所需积分/C币 当前拥有积分 当前拥有C币
5 0 0
点击完成任务获取下载码
输入下载码
为了良好体验,不建议使用迅雷下载
img

vhdl数字钟设计与论文

会员到期时间: 剩余下载个数: 剩余C币: 剩余积分:0
为了良好体验,不建议使用迅雷下载
VIP下载
您今日下载次数已达上限(为了良好下载体验及使用,每位用户24小时之内最多可下载20个资源)

积分不足!

资源所需积分/C币 当前拥有积分
您可以选择
开通VIP
4000万
程序员的必选
600万
绿色安全资源
现在开通
立省522元
或者
购买C币兑换积分 C币抽奖
img

资源所需积分/C币 当前拥有积分 当前拥有C币
5 4 45
为了良好体验,不建议使用迅雷下载
确认下载
img

资源所需积分/C币 当前拥有积分 当前拥有C币
5 0 0
为了良好体验,不建议使用迅雷下载
VIP和C币套餐优惠
img

资源所需积分/C币 当前拥有积分 当前拥有C币
5 4 45
您的积分不足,将扣除 10 C币
为了良好体验,不建议使用迅雷下载
确认下载
下载
您还未下载过该资源
无法举报自己的资源

兑换成功

你当前的下载分为234开始下载资源
你还不是VIP会员
开通VIP会员权限,免积分下载
立即开通

你下载资源过于频繁,请输入验证码

您因违反CSDN下载频道规则而被锁定帐户,如有疑问,请联络:webmaster@csdn.net!

举报

若举报审核通过,可返还被扣除的积分

  • 举报人:
  • 被举报人:
  • *类型:
    • *投诉人姓名:
    • *投诉人联系方式:
    • *版权证明:
  • *详细原因: