下载 >  课程资源 >  专业指导 > vhdl数字钟设计与论文
0分

vhdl数字钟设计与论文

VHDL语音数字钟的设计,共20页,8707字 摘要 VHDL是Very High Speed Integrated Circuit HardwarDescriptionLanguage的缩写,意思是超高速集成电路硬件描述语言。对于复杂的数字系统的设计,它有独特的作用。
2009-06-09 上传大小:6.87MB
立即下载 开通VIP
分享
收藏 举报

评论共有0条

 
vhdl数字时钟 立即下载
3积分/C币
FPGA开发板VHDL设计的数字钟 立即下载
3积分/C币
VHDL多功能数字钟设计 立即下载
3积分/C币
基于FPGA设计多功能数字钟(VHDL程序) 立即下载
3积分/C币
利用FPGA中的VHDL语言设计的数字钟 立即下载
3积分/C币
EDA课程设计论文(VHDL语言)--数字钟 立即下载
3积分/C币
VHDL课程设计(数字钟) 立即下载
3积分/C币
自己做的一个数字时钟 立即下载
3积分/C币
基于VHDL 语言的数字钟设计 立即下载
3积分/C币
eda课程设计-数字钟设计 立即下载
3积分/C币

热点文章

VIP会员动态

关闭
img

spring mvc+mybatis+mysql+maven+bootstrap 整合实现增删查改简单实例.zip

资源所需积分/C币 当前拥有积分 当前拥有C币
5 0 0
点击完成任务获取下载码
输入下载码
为了良好体验,不建议使用迅雷下载
img

vhdl数字钟设计与论文

会员到期时间: 剩余下载个数: 剩余C币: 剩余积分:0
为了良好体验,不建议使用迅雷下载
VIP下载
您今日下载次数已达上限(为了良好下载体验及使用,每位用户24小时之内最多可下载20个资源)

积分不足!

资源所需积分/C币 当前拥有积分
您可以选择
开通VIP
4000万
程序员的必选
600万
绿色安全资源
现在开通
立省522元
或者
购买C币兑换积分 C币抽奖
img

资源所需积分/C币 当前拥有积分 当前拥有C币
5 4 45
为了良好体验,不建议使用迅雷下载
确认下载
img

资源所需积分/C币 当前拥有积分 当前拥有C币
5 0 0
为了良好体验,不建议使用迅雷下载
VIP和C币套餐优惠
img

资源所需积分/C币 当前拥有积分 当前拥有C币
5 4 45
您的积分不足,将扣除 10 C币
为了良好体验,不建议使用迅雷下载
确认下载
下载
无法举报自己的资源

兑换成功

你当前的下载分为234开始下载资源
你还不是VIP会员
开通VIP会员权限,免积分下载
立即开通

你下载资源过于频繁,请输入验证码

您因违反CSDN下载频道规则而被锁定帐户,如有疑问,请联络:webmaster@csdn.net!

举报

若举报审核通过,可返还被扣除的积分

  • 举报人:
  • 被举报人:
  • *类型:
    • *投诉人姓名:
    • *投诉人联系方式:
    • *版权证明:
  • *详细原因: