基于verilog的MIPS32单周期CPU设计与实现.zip_单周期cpu设计verilog资源-CSDN下载

共155个文件

v：37个

sdb：27个

log：17个

verilog

vavido

MIPS32

需积分: 50 161 浏览量 2020-03-18 13:45:04 上传评论 33 收藏 10.75MB ZIP 举报

资源推荐

资源详情

资源评论

收起资源包目录

基于verilog的MIPS32单周期CPU设计与实现.zip （155个子文件）

elaborate.bat 903B

compile.bat 826B

simulate.bat 786B

elaborate.bat 409B

compile.bat 321B

simulate.bat 283B

xsim_1.c 14KB

xsim.dbg 0B

xsimk.exe 134KB

usage_statistics_ext_xsim.html 3KB

.xsim_webtallk.info 64B

xsimSettings.ini 735B

xsim.ini 40B

webtalk_10848.backup.jou 858B

webtalk_13984.backup.jou 858B

webtalk.jou 833B

webtalk_9920.backup.jou 832B

webtalk_4796.backup.jou 749B

webtalk_14136.backup.jou 743B

webtalk.jou 695B

xvlog.log 10KB

compile.log 10KB

xvlog.log 5KB

compile.log 5KB

elaborate.log 2KB

webtalk_13984.backup.log 1KB

webtalk_10848.backup.log 1KB

webtalk.log 1KB

webtalk_9920.backup.log 1KB

elaborate.log 889B

webtalk_4796.backup.log 888B

webtalk_14136.backup.log 882B

webtalk.log 764B

xsimkernel.log 321B

simulate.log 50B

xsimcrash.log 0B

simulate.log 0B

d_CPU.lpr 290B

xsim.mem 605KB

xsim_1.win64.obj 11KB

xsim_0.win64.obj 0B

xvlog.pb 18KB

xvlog.pb 10KB

xelab.pb 5KB

xelab.pb 2KB

test_vlog.prj 1KB

REGFILE_test_vlog.prj 695B

ALU_test_vlog.prj 586B

ALU_test_vlog.prj 557B

TEST1_vlog.prj 325B

ShIFTER_test_vlog.prj 291B

test2_vlog.prj 288B

INSTMEM_test_vlog.prj 283B

DATAMEM_test_vlog.prj 283B

xsim.reloc 694KB

xil_defaultlib.rlx 4KB

xsim.rlx 807B

xsim.rtti 323B

@r@e@g32.sdb 8KB

@c@o@n@u@n@i@t.sdb 7KB

@d_@f@f@e@c32.sdb 7KB

@m@u@x32@x32.sdb 6KB

@c@l@a_4.sdb 5KB

test.sdb 4KB

@s@h@i@f@t@e@r.sdb 4KB

glbl.sdb 4KB

@i@n@s@t@m@e@m.sdb 3KB

@d@e@c5@t32@e.sdb 3KB

@r@e@g@f@i@l@e.sdb 3KB

@c@l@a_32.sdb 3KB

@m@u@x6@x32.sdb 2KB

@a@l@u.sdb 2KB

@m@u@x4@x32.sdb 2KB

@d@a@t@a@m@e@m.sdb 2KB

@m@u@x2@x32.sdb 1KB

@m@u@x2@x5.sdb 1KB

@e@x@t16@t32.sdb 1KB

@p@c.sdb 1KB

@d_@latch.sdb 964B

@d_@f@f@e@c.sdb 932B

@s@h@i@f@t@e@r_@c@o@m@b@i@n@a@t@i@o@n.sdb 910B

@d_@f@f.sdb 867B

@a@d@d@s@u@b_32.sdb 858B

@m@u@x2@x1.sdb 849B

@p@cadd4.sdb 662B

xsim.svtype 89B

xsim.svtype 8B

ShIFTER_test.tcl 460B

REGFILE_test.tcl 460B

test2.tcl 460B

INSTMEM_test.tcl 460B

DATAMEM_test.tcl 460B

test.tcl 460B

ALU_test.tcl 460B

Compile_Options.txt 242B

README.txt 130B

TempBreakPointFile.txt 29B

xsim.type 24B

共 155 条

The files in this directory structure are automatically generated and managed by Vivado. Editing these files is not recommended.

评论收藏

内容反馈

喂自己袋盐

粉丝: 41

基于verilog的MIPS32单周期CPU设计与实现.zip

基于Verilog的简易单周期CPU的实现+实验报告.zip

(完整word版)MIPS流水线CPU的verilog实现.pdf

基于MIPS32的单周期CPU的设计与实现.zip

单周期CPU设计与Verilog实现

基于MIPS指令的单周期CPU

32位mips CPU verilog代码实现

计算机组成原理简单单周期CPU的设计

基于MIPS指令集的32位CPU设计与Verilog语言实现_单周期CPU

单周期CPU设计vivado

《计算机组成原理》实验报告-单周期CPU设计全过程

基于verilog的单周期cou设计

verilog单周期CPU设计

单周期CPU设计verilog

MIPS32位单周期CPU 32位MIPS单周期CPU 可以实现16条指令

基于verilog语言的8位CPU设计

基于MIPS指令集的32位CPU设计与Verilog语言实现的单周期CPU

基于FPGA的MIPS指令集单周期CPU设计

基于verilog的CPU

基于MIPS指令集的处理器工程文件

Verilog单周期CPU设计文档1

组成与体系结构实验单周期CPU-32位MIPS单周期处理器的设计+实验报告.zip

基于verilog的常用设计案例

NUAA南航 计算机组成原理实验 MIPS单周期CPU实验代码.zip

基于MIPS指令集CPU设计-单周期-硬布线.zip

合肥工业大学多周期五级流水线mipsCPU课程设计.zip

mips单周期.zip

基于MIPS多周期CPU设计报告，含代码与vivado仿真截图.zip

单周期CPU的Verilog设计代码

基于MIPS的CPU设计，Verilog实现

单周期CPU verilog设计代码和仿真代码

最新资源

NUAA南航计算机组成原理实验 MIPS单周期CPU实验代码.zip