VIP会员
作者:CSDN
出版社:CSDN《程序员》
ISBN:1111111111117
VIP会员免费
(仅需0.8元/天)
¥ 40000.0
温馨提示: 价值40000元的1000本电子书,VIP会员随意看哦!
电子书推荐
-
《计算机原理与设计:Verilog HDL版》李亚民 评分:
《计算机原理与设计:Verilog HDL版》讲述计算机原理、计算机设计以及如何用verilog hdl实现设计。主要内容包括:计算机基础知识及性能评价方法;数字电路及verilog hdl简介;计算机加、减、乘、除及开方的各种算法(包括wallace tree快速乘法器和newton-raphson及goldschmidt除法和开方算法)及其verilog hdl实现;指令系统结构和alu及多端口寄存器堆的verilog hdl设计;单周期、多周期和流水线cpu的verilog hdl设计;精确中断和异常处理及其电路实现;浮点算法及带有浮点部件fpu的流水线cpu的verilog hdl设计;多线程cpu的verilog hdl设计;存储器、cache和虚拟存储器管理以及带有cache、tlb和fpu的cpu设计;多核cpu的verilog hdl设计:异步通信接口uart、ps/2键盘与鼠标接口、视频图像阵列vga接口、i2c串行总线接口和pci并行总线接口的verilog hdl设计;高性能计算机及互联网络设计。书中的verilog hdl源代码基本上都附有功能仿真波形,以便加深对计算机原理的理解和对计算机设计方法的掌握。
上传时间:2019-03 大小:48.36MB
- 48.73MB
计算机原理与设计:Verilog HDL版 李亚民著
2022-06-28本教科书讲述计算机原理、计算机设计以及如何用Verilog HDL实现设计。主要内容包括:计算机基础知识及性能评价方法;数字电路及Verilog HDL简介;计算机加、减、乘、除及开方的各种算法(包括Wallace Tree快速乘法器和Newton-Raphson及Goldschmidt除法和开方算法)及其VerilogHDL实现;指令系统结构和ALU及多端口寄存器堆的 Verilog HDL 设计;单周期、多周期和流水线CPU的Verilog HDL 设计;精确中断和异常处理及其电路实现;浮点算法及带有浮点部件FPU的流水线CPU的Verilog HDL 设计;多线程CPU的 Verilog HDL设计;存储器、Cache和虚拟存储器管理以及带有Cache、TLB和FPU的CPU设计;多核CPU的 Verilog HDL 设计;异步通信接口UART、PS/2键盘与鼠标接口、视频图像阵列VGA接口、I2C串行总线接口和PCI并行总线接口的Verilog HDL设计;高性能计算机及互联网络设计。书中的Verilog HDL源代码基本上都附有功能仿真波形,以便加深对计算机原理的理解和对计算
- 14.79MB
Verilog 与计算机体系结构[李亚民]--上交大
2010-12-07Verilog 与计算机体系结构[李亚民]--上交大
- 1.89MB
Verilog经典教程
2016-01-15FPGA编程语言Verilog HDL教程,结合实例讲解语法。涉及加法器、乘法器、比较器等编程内容还有其他组合逻辑电路等,并有一些练习题目
- 207KB
Pyverilog:用于Verilog HDL的基于Python的硬件设计处理工具包
2021-01-31Pyverilog 用于Verilog HDL的基于Python的硬件设计处理工具包 版权所有2013,高前田山崎新也及其贡献者 执照 Apache许可2.0( ) 出版物 如果您在研究中使用Pyverilog,请引用以下论文。 Shinya Takamaeda-Yamazaki:Pyverilog:用于Verilog HDL的基于Python的硬件设计处理工具包,第11届应用可重构计算国际研讨会(ARC 2015)(海报),计算机科学讲座,第9040/2015卷,第451- 460,2015年4月。 @inproceedings{Takamaeda:2015:ARC:Pyverilog, title={Pyverilog: A Python-Based Hardware Design Processing Toolkit for Verilog HDL}, author={Takamaeda-Yamazaki, Shinya}, booktitle={Applied Reconfigurable Computing}, month={Apr}, year={2015}, pag
- 19.0MB
计算机原理与设计:Verilog+HDL版.part1
2017-11-17计算机原理与设计:Verilog+HDL版.part1计算机原理与设计:Verilog+HDL版.part1
- 19.0MB
计算机原理与设计:Verilog+HDL版.part2
2017-11-17计算机原理与设计:Verilog+HDL版.part2计算机原理与设计:Verilog+HDL版.part2
- 9.22MB
计算机原理与设计:Verilog+HDL版.part3
2017-11-17计算机原理与设计:Verilog+HDL版.part3计算机原理与设计:Verilog+HDL版.part3
- 125B
设计与验证:VerilogHDL(带书签)
2019-07-22资源名称:设计与验证:Verilog HDL(带书签)资源截图: 资源太大,传百度网盘了,链接在附件中,有需要的同学自取。
- 14.40MB
设计与验证:Verilog HDL(清晰带书签).pdf
2009-12-07王诚、吴继华编《设计与验证:Verilog HDL》 本书以实例讲解的方式对HDL语言的设计方法进行介绍。全书共分9章,第1章至第3章主要介绍了Verilog HDL语言的基本概念、设计流程、语法及建模方式等内容;第4章至第6章...
- 67B
Verilog HDL设计与实战视频教程+源码 百度链接.txt
2020-01-09非常完整的Verilog HDL设计与实战(刘福奇) 的高清版本视频教程和案例代码 百度链接 非常好学的Verilog HDL语言视频教程 将的非常详细认真
- 48.49MB
计算机原理与设计
2015-04-11本书详细讲述了如何用Verilog写CPU,重点讲述了CPU的设计。
- 473KB
Xilinx Sdram 参考设计:含Verilog和VHDL版本级详细说明文档.7z
2021-02-03Xilinx Sdram 参考设计:含Verilog和VHDL版本级详细说明文档.7z
- 31.38MB
华中科技大学 计算机组成原理课程设计 cpu流水 verilog源码 功能包括:流水、插入气泡、重定向、多级嵌套中断.zip
2019-09-13华中科技大学 组员课程设计 计算机组成原理课程设计 cpu流水 verilog源码 功能包括:流水、插入气泡、重定向、多级嵌套中断 组员课程设计
- 20KB
计算机原理课程设计_源代码(verilog)
2009-12-04verilog 写的 模块比较多 功能比较齐全 希望分享
- 8.58MB
Advanced Digital Design with the Verilog HDL(本人资源中有更新,全)【2-2】
2008-04-19对不住大家了,我另外有新的资源给大家下载,本资源作废 英文2002版。印度某出版社影印。 本书通过大量完整的实例讲解了使用VerilogHDL进行超大规模集成电路设计的结构化建模方法、关键步骤和设计验证方法等实用内容。全书共分11章,涵盖了建模、结构平衡、功能验证、故障模拟和逻辑综合等关键问题,还有后综合设计确认、定时分析及可测性设计等内容。 本书结构清晰,内容组织合理、适合于计算机机、电子等相关专业本科高年级学生或研究生课程,同时也通用于学习VerilogHDL及其在现代集成电路设计流中的应用感举的专业人员。
- 1.91MB
轻松成为设计高手-Verilog HDL实用精解的代码
2013-09-08轻松成为设计高手-Verilog HDL实用精解的代码
- 14.28MB
EDA技术实用教程-verilog HDL第五版潘松PPT.zip
2019-06-08EDA技术实用教程-verilog HDL第五版潘松PPT教程,共14章节,可以作为入门书籍使用,欢迎下载。
- 13.94MB
设计与验证:Verilog HDL.rar
2011-01-06设计与验证:Verilog_HDL.pdf + 光盘Examples
- 2.39MB
《设计与验证Verilog HDL》_吴继华_光盘资料
2014-07-16《设计与验证Verilog HDL》_吴继华_光盘资料
- 3.37MB
计算机组成原理课程设计-基于EDA和FPGA技术的8位模型计算机的设计与实现
2013-10-02计算机组成原理课程设计-基于EDA和FPGA技术的8位模型计算机的设计与实现 北京科技大学
- 6.21MB
数字电路课程CPU设计(verilog完整代码+报告+设计图)
2019-04-21数字电路课程大作业,花了三天写完了一个比较简单版本的(16位二进制命令,8位数据,可实现加减绝对值等多种功能),自主设计CPU自主编写代码,附加英文report,开发环境ISE(课堂上认真做的和抄的分数差不多,所以来这里赚点积分吧,也不荒废做了几天的苦力,本科生可参考)
- 1.23MB
计算机原理与设计课件 CH1-绪论.ppt
2021-08-16计算机原理与设计课件
- 246KB
合肥工业大学系统硬件综合设计,计算机组成原理CPU课设,多周期,modelsim
2020-08-27设计一个支持以下 28 条指令的包含取指、译码(取操作数)、执行、访存、 写回五个工作周期的五级流水多周期 CPU。能够处理数据相关的冲突,能够处理 分支延迟。
- 3KB
单周期mips代码.rar
2019-06-15资源为单周期MIPS的verilog代码,如有需要请下载,谢谢大家。
- 14.43MB
设计与验证:Verilog HDL(带书签)
2018-09-02• 第1 章:介绍HDL 的设计方法, Verilog 与VHDL 、C 等语言的区别,以及 HDL 语言的设计与验证流程。 • 第2 章:介绍Verilog 的语言基础. • 第3 章:重点介绍Verilog 的3 种描述方法和不同的设计层次. • 第4 章:...
- 24.74MB
EDA技术实用教程-VerilogHDL版(第四版)课件-潘松
2010-08-09EDA技术实用教程-VerilogHDL版(第四版)课件-潘松
- 840KB
可编程逻辑器件编程技术:Verilog HDL基础2:逻辑设计.pdf
2021-09-17可编程逻辑器件编程技术:Verilog HDL基础2:逻辑设计.pdf
- 19.66MB
VerilogHDL语言学习资料基础教程文档资料合集(13份).zip
2021-11-27VerilogHDL语言学习资料基础教程文档资料合集(13份): VerilogHDL扫盲文.pdf verilogHDL精粹1.pdf verilog_经验(适合初学者).pdf Verilog基础知识.pdf verilog开发的官方手册.pdf ...设计与验证-Verilog HDL.pdf
- 3.62MB
王金明:《Verilog HDL 程序设计教程》及配套源码.part1
2007-09-15王金明:《Verilog HDL 程序设计教程》及配套源码.part1