下载 >  开发技术 >  硬件开发 > 基于VHDL的分频器

基于VHDL的分频器 评分:

基于VHDL的分频器,供大家参考学习,接触一段时间VHDL
2018-11-11 上传大小:24.24MB
分享
收藏 举报
【VHDL】VHDL设计一个分频器
使用VHDL进行各种分频器设计

本文使用实例描述了在FPGA/CPLD上使用VHDL进行分频器设计,包括偶数分频、非50%占空比和50%占空比的奇数分频、半整数(N+0.5)分频、小数分频、分数分频以及积分分频。

立即下载
VHDL实现分频器
分频器的VHDL描述
VHDL语言实现的任意整数分频器。
哪位帮帮忙,用VHDL设计一个100分频的程序
50MHz逐步分频器VHDL代码

50MHz逐步分频器,包含50MHz-1MHz-1KHz-1Hz的分频过程。

立即下载
基于VHDL的半整数分频器的设计

基于VHDL的半整数分频器的设计 基于VHDL的半整数分频器的设计 基于VHDL的半整数分频器的设计 基于VHDL的半整数分频器的设计

立即下载
分频器的设计及其vhdl程序

分频器 普通分频 占空比为50%的奇数分频 以及VHDL程序

立即下载
基于quartus ii的一个分频器

基于quartus ii平台用VHDL语言编程的4M分频器~~~~~~~~~~~~~~~~~~~

立即下载
奇偶分频器设计源码及testbench

基于Verilog的奇偶分频器设计源码及对应的testbench,供大家一起学习。

立即下载
使用VHDL进行分频器设计

基于VHDL高级编程语言的分频器应用设计;基于VHDL高级编程语言的分频器应用设计;

立即下载
eda分频器的程序vhdl描述

反反复反复反复 反反复复反反复复放风筝

立即下载
数字时钟课程设计,用到振荡器;分频器;计数器;译码器;显示管等仪器,要的来下。

数字时钟课程设计,用到振荡器;分频器;计数器;译码器;显示管等仪器,要的来下。

立即下载
分频器硬件描述语言

VHDL 是一种标准描述语言,基于VHDL的分频器硬件描述

立即下载
50MHZ 分频至1MHZ,1KHz,1Hz 分频器

50MHZ 分频至1MHZ,1KHz,1Hz 分频器

立即下载
任意数分频(包括奇偶数和小数)的设计方法(含VHDL例子)

任意数分频(包括奇偶数和小数)的设计方法(含VHDL例子) 任意数分频(包括奇偶数和小数)的设计方法(含VHDL例子) 任意数分频(包括奇偶数和小数)的设计方法(含VHDL例子) 任意数分频(包括奇偶数和小数)的设计方法(含VHDL例子) 任意数分频(包括奇偶数和小数)的设计方法(含VHDL例子)

立即下载
VHDL 描述的10分频

VHDL 描述的10分频,经过简单修改可以实现其他的分频结构

立即下载
eda课程分频器实验

eda课程分频器实验程序,VHDL代码编写,偶数分频和奇数分频

立即下载

热点文章

img

spring mvc+mybatis+mysql+maven+bootstrap 整合实现增删查改简单实例.zip

资源所需积分/C币 当前拥有积分 当前拥有C币
5 0 0
点击完成任务获取下载码
输入下载码
为了良好体验,不建议使用迅雷下载
img

基于VHDL的分频器

会员到期时间: 剩余下载个数: 剩余C币: 剩余积分:0
为了良好体验,不建议使用迅雷下载
VIP下载
您今日下载次数已达上限(为了良好下载体验及使用,每位用户24小时之内最多可下载20个资源)

积分不足!

资源所需积分/C币 当前拥有积分
您可以选择
开通VIP
4000万
程序员的必选
600万
绿色安全资源
现在开通
立省522元
或者
购买C币兑换积分 C币抽奖
img

资源所需积分/C币 当前拥有积分 当前拥有C币
5 4 45
为了良好体验,不建议使用迅雷下载
确认下载
img

资源所需积分/C币 当前拥有积分 当前拥有C币
0 0 0
为了良好体验,不建议使用迅雷下载
VIP和C币套餐优惠
img

资源所需积分/C币 当前拥有积分 当前拥有C币
5 4 45
您的积分不足,将扣除 10 C币
为了良好体验,不建议使用迅雷下载
确认下载
下载
您还未下载过该资源
无法举报自己的资源

兑换成功

你当前的下载分为234开始下载资源
你还不是VIP会员
开通VIP会员权限,免积分下载
立即开通

你下载资源过于频繁,请输入验证码

您因违反CSDN下载频道规则而被锁定帐户,如有疑问,请联络:webmaster@csdn.net!

举报

  • 举报人:
  • 被举报人:
  • *类型:
    • *投诉人姓名:
    • *投诉人联系方式:
    • *版权证明:
  • *详细原因: