uCOS_51（uCOS-II v2.52基于51单片机的移植实例 + Proteus仿真）

uCOS_51是基于uCOS-II v2.52移植的MCS-51系列单片机的高级应用，采用大模式，在Proteus 仿真里已经外部扩展64KB的SRAM。选择v2.52这个版本的原因在于本人在校学习嵌

一种SRAM型FPGA单粒子效应加固平台设计

针对大规模集成电路在空间环境的应用需求，介绍了目前国内外针对FPGA的抗辐射加固的研究现状，对空间辐射和单粒子效应进行了简单描述，分析了SRAM型FPGA的结构和故障特点，提出了一种基于高可靠单元针对

用FPGA实现SRAM读写控制的Verilog代码

使用FPGA实现对SRAM、FIFO的读写控制的Verilog代码，代码使用状态机控制，简单易读，接口说明详细。

嵌入式系统/ARM技术中的外部SRAM解决FPGA的存储

SRAM是英文Static RAM的缩写，它是一种具有静止存取功能的内存，不需要刷新电路即能保存它内部存储的数据，而DRAM（Dynamic Random Access Memory）每隔一段时间，要

单片机与DSP中的采用AVR单片机对FPGA进行配置(图)

Altera公司的ACEX、FLEX等系列的FPGA芯片应用广泛，但其FPGA基于SRAM结构，决定电路逻辑功能的编程数据存储于SRAM中。由于SRAM的易失性，每次上电时必须重新把编程数据装载到SR

基于FPGA的SRAM自测试研究

　SRAM有高速和不用刷新等优点，被广泛用于高性能的计算机系统。由于半导体工艺技术的提高以及存储系统多方面的需要，存储器件日益向高速、高集成方向发展，在使系统功能强大的同时，也增加了系统的复杂性，给电

FPGA应用WM8731语音芯片的录音功能开发

基于DE1开发板，实现录音和播放功能，并可将存入sram中的语言数据通过uart传回电脑。

论文研究-用FPGA开发SRAM控制器 .pdf

用FPGA开发SRAM控制器，刘恩茂，，本文给出了用FPGA开发SRAM控制器的一种方法，具有灵活易修改、调试方便、可升级的优点。本设计的FPGA和SRAM分别采用Altera公司的EP2S90F10

论文研究-QDRII SRAM控制器的设计与FPGA实现 .pdf

QDRII SRAM控制器的设计与FPGA实现，侯晓凡，，本文介绍了QDRII SRAM存储器标准的产生背景，详细讨论了其工作方式，接口时序和在不同应用环境下采用的时钟方案，并给出了利用FPGA来�

用单片机实现SRAM工艺FPGA的加密应用

摘要：首先对采用SRAM工艺的FPGA的保密性和加密方法进行原理分析，然后提出一种实用的采用单片机产生长伪随机码实现加密的方法，并详细介绍具体的电路和程序。     关键词：静态随机存储器（SRAM）

新编MCS-51单片机应用设计(清晰最新版)

本书是在第3版《MCS：51单片机应用设计》一书的基础上，从应用的角度，详细地介绍了MCS：51单片机的硬件结构、指令系统、各种硬件接口设计、各种常用的数据运算和处理程序、接口驱动程序以及MCS：51

一种基于FPGA 的嵌入式块SRAM 的设计

文章中提出了一种应用于FPGA 的嵌入式可配置双端口的块存储器。该存储器包括与其他电路的布线接口、可配置逻辑、可配置译码、高速读写电路。在编程状态下，可对所有存储单元进行清零，且编程后为两端口独立的双

利用异步采样电路提高SRAM工艺FPGA的设计安全性

异步电路的竞争和险象问题所导致的不确定性，是数字电路设计中令人头疼的问题。但是，如果把这种不确定性应用在本安全方案中，同样可以困扰剽窃者，从而更有效地保护设计。为此，本文提出了利用异步采样电路的不确定

基于SRAM编程技术的PLD核心可重构电路结构设计

摘要：CPLD相对于FPGA更适合实现时序逻辑较少而组合逻辑相对复杂的功能，比如复杂的状态机和译码电路等。CPLD的EEPROM编程技术不适合动态可重构的应用。本文针对CPLD的核心可编程结构：P-T

基于SRAM编程技术的PLD核心可重构电路结构设

摘要：CPLD相对于FPGA更适合实现时序逻辑较少而组合逻辑相对复杂的功能，比如复杂的状态机和译码电路等。CPLD的EEPROM编程技术不适合动态可重构的应用。本文针对CPLD的核心可编程结构：P-T

EDA/PLD中的FPGA的配置及接口电路

与CPLD不同，FPGA是基于门阵列方式为用户提供可编程资源的，其内部逻辑结构的形成是由配置数据决定的。这些配置数据通过外部控制电路或微处理器加载到FPGA内部的SRAM中，由于SRAM的易失性，每次

FPGA中DRAM,SRAM,SDRAM,FLASH的区别

文档详细讲解了DRAM、SRAM、SDRAM、FLASH在FPGA中的作用及区别，适合NiosII初学者对系统中存储器的概念不清楚的人学习

sram读取控制verilog代码

sram存储器的读取代码，已测试，为一个FPGA的下载工程。 sram存储器的读取代码，已测试，为一个FPGA的下载工程。

一种基于FPGA的航空总线容错机制设计

航天应用中，单粒子翻转引发SRAM型FPGA的错误最多，而EDAC设计在纠错模块中有着广泛的应用。将依据扩展海明码设计的EDAC模块嵌入到ARINC 659的双口数据DPRAM和指令SRAM中，提高了

论文研究-SRAM型FPGA单粒子辐照试验系统技术研究.pdf

单粒子辐射效应严重制约FPGA的空间应用，为提高FPGA在辐射环境中的可靠性，深入研究抗辐射加固FPGA单粒子效应评估方法，设计优化单粒子效应评估方案，开发相应的评估系统，提出基于SRAM时序修正的码

FLASH和反熔丝类型的FPGA你了解多少

由于航天应用对可靠性提出了更高的要求，这是与一般的FPGA开发最大的不同。当高能粒子撞击可编程逻辑器件时，撞击的能量会改变器件中的可配置的SRAM单元的配置数据，使系统运行到无法预知的状态，从而引起整

EDA/PLD中的一种基于FPGA 的嵌入式块SRAM 的设计

摘　要：文章中提出了一种应用于FPGA 的嵌入式可配置双端口的块存储器。该存储器包括与其他电路的布线接口、可配置逻辑、可配置译码、高速读写电路。在编程状态下，可对所有存储单元进行清零，且编程后为两端口

基于FPGA 的嵌入式块SRAM 的设计

文章中提出了一种应用于FPGA 的嵌入式可配置双端口的块存储器。该存储器包括与其他电路的布线接口、可配置逻辑、可配置译码、高速读写电路。在编程状态下，可对所有存储单元进行清零，且编程后为两端口独立的双

EDA/PLD中的FPGA器件的在线配置方法

摘要：介绍基于SRAM LUT结构的FPGA器件的上电配置方式；着重介绍采用计算机串口下载配置数据的方法和AT89C2051单片机、串行EEPROM组成的串行配置系统的设计方法及实现多任务电路结构中配

基于FPGA的数字时钟设计

EDA技术在电子系统设计领域越来越普及，本设计主要利用VHDL和C语言在FPGA实验板上设计一个电子数字钟，它的计时周期为24小时，显示满刻度为23时59分59秒、。总的程序由几个各具不同功能的单元模

FPGA驱动sram

准备把de2-115上面的存储器外设都给驱动一下，首先就先从简单的sram开始。Sram的驱动比较简单，和FPGA内部的ram差不多，只不过不是由时钟来控制读写，而是由控制信号来控制读写，读写都很快，

fpga操作SRAM is61lv25616 的verilog程序

fpga操作SRAM is61lv25616 的verilog程序

FPGA与SRAM相结合完成大容量数据存储

1 引言 随着数字信号处理技术的不断发展，大容量可编程逻辑器件的不断涌现，FPGA技术越来越多地应用在大规模集成电路设计中。在此硬件系统设计中，经常会遇到需要大容量的数据存储的情况，下面我们将针对FP

基于单片机SRAM工艺的FPGA加密应用

在现代电子系统设计中，由于可编程逻辑器件的卓越性能、灵活方便的可升级特性，而得到了广泛的应用。由于大规模高密度可编程逻辑器件多采用SRAM工艺，要求每次上电，对FPGA器件进行重配置，这就使得可以通过

单片机SRAM工艺的FPGA加密应用

在现代电子系统设计中，由于可编程逻辑器件的卓越性能、灵活方便的可升级特性，而得到了广泛的应用。由于大规模高密度可编程逻辑器件多采用SRAM工艺，要求每次上电，对FPGA器件进行重配置，这就使得可以通过