SOCVerilog源文件
需积分: 12 56 浏览量
2017-12-05
18:58:58
上传
评论
收藏 63KB RAR 举报
SoC.rar （48个子文件） 
SoC IF_stage 
cpu.h 2KB bus.h 511B if_stage_0tb.v 2KB if_stage_0tb.v.bak 2KB if_reg.v 2KB if_stage.v 2KB isa.h 1KB work bus_if _primary.dat 3KB _primary.vhd 1KB verilog.rw 1KB verilog.asm 19KB _primary.dbs 3KB _vmake 26B if_stage _primary.dat 2KB _primary.vhd 1KB verilog.rw 247B verilog.asm 12KB _primary.dbs 2KB if_stage_0tb _primary.dat 2KB _primary.vhd 84B verilog.rw 2KB verilog.asm 15KB _primary.dbs 2KB _temp vlogbs5fka 1KB vlog7cye07 1KB vlog27t4ew 1KB vlog123grn 1KB vlog43esen 1KB vlog3e0m26 1KB vlogac28ri 1KB vlogtvm0gf 1KB if_reg _primary.dat 1KB _primary.vhd 661B verilog.rw 364B verilog.asm 7KB _primary.dbs 1KB _info 1KB if_stage.cr.mti 1KB if_stage_tb.bak 2KB nettype.h 90B if_stage_tb 2KB vsim.wlf 64KB stddef.h 522B bus_if.v 5KB global_config.h 329B if_stage.v.bak 2KB
tcl_stacktrace.txt 644B if_stage.mpf 78KB资源评论
