基于FPGA的ov7670摄像头显示

+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+ ; Legal Partition Candidates ; +------------------------------------------------------------------------+-------+----------------+--------------+----------------+--------+-----------------+---------------+-----------------+-------+----------------+--------------+------------------+-------------------+ ; Hierarchy ; Input ; Constant Input ; Unused Input ; Floating Input ; Output ; Constant Output ; Unused Output ; Floating Output ; Bidir ; Constant Bidir ; Unused Bidir ; Input only Bidir ; Output only Bidir ; +------------------------------------------------------------------------+-------+----------------+--------------+----------------+--------+-----------------+---------------+-----------------+-------+----------------+--------------+------------------+-------------------+ ; inst_VGA_ctrl ; 26 ; 8 ; 0 ; 8 ; 29 ; 8 ; 8 ; 8 ; 0 ; 0 ; 0 ; 0 ; 0 ; ; inst_async_fifo_ahead|dcfifo_component|auto_generated|wrfull_eq_comp ; 18 ; 0 ; 0 ; 0 ; 1 ; 0 ; 0 ; 0 ; 0 ; 0 ; 0 ; 0 ; 0 ; ; inst_async_fifo_ahead|dcfifo_component|auto_generated|rdempty_eq_comp ; 18 ; 0 ; 0 ; 0 ; 1 ; 0 ; 0 ; 0 ; 0 ; 0 ; 0 ; 0 ; 0 ; ; inst_async_fifo_ahead|dcfifo_component|auto_generated|ws_dgrp|dffpipe9 ; 11 ; 0 ; 0 ; 0 ; 9 ; 0 ; 0 ; 0 ; 0 ; 0 ; 0 ; 0 ; 0 ; ; inst_async_fifo_ahead|dcfifo_component|auto_generated|ws_dgrp ; 11 ; 0 ; 0 ; 0 ; 9 ; 0 ; 0 ; 0 ; 0 ; 0 ; 0 ; 0 ; 0 ; ; inst_async_fifo_ahead|dcfifo_component|auto_generated|rs_dgwp|dffpipe6 ; 11 ; 0 ; 0 ; 0 ; 9 ; 0 ; 0 ; 0 ; 0 ; 0 ; 0 ; 0 ; 0 ; ; inst_async_fifo_ahead|dcfifo_component|auto_generated|rs_dgwp ; 11 ; 0 ; 0 ; 0 ; 9 ; 0 ; 0 ; 0 ; 0 ; 0 ; 0 ; 0 ; 0 ; ; inst_async_fifo_ahead|dcfifo_component|auto_generated|rs_bwp ; 11 ; 0 ; 0 ; 0 ; 9 ; 0 ; 0 ; 0 ; 0 ; 0 ; 0 ; 0 ; 0 ; ; inst_async_fifo_ahead|dcfifo_component|auto_generated|rs_brp ; 11 ; 0 ; 0 ; 0 ; 9 ; 0 ; 0 ; 0 ; 0 ; 0 ; 0 ; 0 ; 0 ; ; inst_async_fifo_ahead|dcfifo_component|auto_generated|fifo_ram ; 37 ; 0 ; 0 ; 0 ; 16 ; 0 ; 0 ; 0 ; 0 ; 0 ; 0 ; 0 ; 0 ; ; inst_async_fifo_ahead|dcfifo_component|auto_generated|wrptr_g1p ; 3 ; 0 ; 0 ; 0 ; 9 ; 0 ; 0 ; 0 ; 0 ; 0 ; 0 ; 0 ; 0 ; ; inst_async_fifo_ahead|dcfifo_component|auto_generated|rdptr_g1p ; 3 ; 0 ; 0 ; 0 ; 9 ; 0 ; 0 ; 0 ; 0 ; 0 ; 0 ; 0 ; 0 ; ; inst_async_fifo_ahead|dcfifo_component|auto_generated|rs_dgwp_gray2bin ; 9 ; 0 ; 0 ; 0 ; 9 ; 0 ; 0 ; 0 ; 0 ; 0 ; 0 ; 0 ; 0 ; ; inst_async_fifo_ahead|dcfifo_component|auto_generated|rdptr_g_gray2bin ; 9 ; 0 ; 0 ; 0 ; 9 ; 0 ; 0 ; 0 ; 0 ; 0 ; 0 ; 0 ; 0 ; ; inst_async_fifo_ahead|dcfifo_component|auto_generated ; 21 ; 0 ; 0 ; 0 ; 26 ; 0 ; 0 ; 0 ; 0 ; 0 ; 0 ; 0 ; 0 ; ; inst_async_fifo_ahead ; 20 ; 0 ; 0 ; 0 ; 24 ; 0 ; 0 ; 0 ; 0 ; 0 ; 0 ; 0 ; 0 ; ; inst_rd_control ; 31 ; 20 ; 0 ; 20 ; 22 ; 20 ; 20 ; 20 ; 0 ; 0 ; 0 ; 0 ; 0 ; ; inst_SDRAM_control ; 43 ; 3 ; 0 ; 3 ; 44 ; 3 ; 3 ; 3 ; 16 ; 0 ; 0 ; 0 ; 0 ; ; inst_wr_control ; 32 ; 20 ; 0 ; 20 ; 22 ; 20 ; 20 ; 20 ; 0 ; 0 ; 0 ; 0 ; 0 ; ; wr_async_fifo|dcfifo_component|auto_generated|wrfull_eq_comp ; 18 ; 0 ; 0 ; 0 ; 1 ; 0 ; 0 ; 0 ; 0 ; 0 ; 0 ; 0 ; 0 ; ; wr_async_fifo|dcfifo_component|auto_generated|rdempty_eq_comp ; 18 ; 0 ; 0 ; 0 ; 1 ; 0 ; 0 ; 0 ; 0 ; 0 ; 0 ; 0 ; 0 ; ; wr_async_fifo|dcfifo_component|auto_generated|ws_dgrp|dffpipe16 ; 11 ; 0 ; 0 ; 0 ; 9 ; 0 ; 0 ; 0 ; 0 ; 0 ; 0 ; 0 ; 0 ; ; wr_async_fifo|dcfifo_component|auto_generated|ws_dgrp ; 11 ; 0 ; 0 ; 0 ; 9 ; 0 ; 0 ; 0 ; 0 ; 0 ; 0 ; 0 ; 0 ; ; wr_async_fifo|dcfifo_component|auto_generated|rs_dgwp|dffpipe13 ; 11 ; 0 ; 0 ; 0 ; 9 ; 0 ; 0 ; 0 ; 0 ; 0 ; 0 ; 0 ; 0 ; ; wr_async_fifo|dcfifo_component|auto_generated|rs_dgwp ; 11 ; 0