FPGA/Verilog四人抢答器

3星(超过75%的资源)
所需积分/C币:49 2018-12-17 17:33:39 23.92MB RAR
1189
收藏 收藏
举报

1.设计用于竞赛抢答的四人抢答器。 (1)有多路抢答,抢答台数为4; (2)抢答开始后20秒倒计时,20秒倒计时后无人抢答显示超时,发出报警信号; (3)能显示超前抢答台号并显示犯规警报。 2.系统复位后进入抢答状态,当有一路抢答按键按下,该路抢答信号将其余各路抢答信号封锁,同时铃声响起,直至该路按键松开,显示该路抢答台号。 3.用Verilog HDL语言设计符合上述功能要求的四人抢答器,并用层次化设计方法设计该电路。

...展开详情
立即下载 身份认证后 购VIP低至7折
一个资源只可评论一次,评论内容不能少于5个字
大熊猫爱吃西瓜籽 还可以就是没有具体的说明
2019-04-10
回复
您会向同学/朋友/同事推荐我们的CSDN下载吗?
谢谢参与!您的真实评价是我们改进的动力~
  • GitHub

  • 分享小兵

关注 私信
上传资源赚钱or赚积分
最新推荐
FPGA/Verilog四人抢答器 49积分/C币 立即下载
1/0