下载 >  课程资源 >  嵌入式 > VHDL语言编写的38译码器

VHDL语言编写的38译码器 评分:

38译码器,分别用case语句和if语句编写,均已通过仿真验证,并附有仿真波形图。
2009-06-03 上传大小:4KB
分享
收藏 (7) 举报
verilog实现38译码器
3-8译码器(case语句)
FPGA 3-8译码器
VHDL实现编码器和译码器
Verilog 编程实验(5)-3-8线译码器的设计与实现
Verilog代码实例化的简单理解(以38译码器为例)
2-1 Verilog 3-8 译码器
使用顺序语句实现38译码器以及信号赋值在顺序语句中的性质
verilog HDL描述38译码器

EDA技术,verilogHDL描述的38译码器,完全根据真值表编写,并成功验证

立即下载
Verilog RTL 代码设计——译码器&计数器
if语句使用

java中if条件语句的使用,有题目及相应文档,代码简单明了,适合初学者。

立即下载
VHDL语言的三八译码器

工程代码部分文件,讲过自己的测试,含有源代码和测试文件,可以直接仿真。

立即下载
38译码器 VHDL下载
【FPGA】3,先从简单的例子出发,38译码器,LED,流水灯
38译码器 VHDL

基于fpga编写的VHDL3-8译码器。3个输入口,进行译码后在8个输出口输出。低电平有效

立即下载
查看38译码器的芯片手册
vhdl中的if和case语句的问题~
74139译码器的testbench的vhdl语言

本设计实现了74139译码器testbench的vhdl语言实现,可有效验证其功能。

立即下载
VHDL 38译码器 源码

VHDL实现38译码器功能。 ENTITY YIMA38 IS PORT (INPUT: IN STD_LOGIC_VECTOR(2 DOWNTO 0); OUTPUT: OUT STD_LOGIC_VECTOR(7 DOWNTO 0)); END ENTITY YIMA38;

立即下载
3线8线译码器基于VHDL语言编写

3线8线译码器基于VHDL语言编写 3线8线译码器基于VHDL语言编写

立即下载

热点文章

img

spring mvc+mybatis+mysql+maven+bootstrap 整合实现增删查改简单实例.zip

资源所需积分/C币 当前拥有积分 当前拥有C币
5 0 0
点击完成任务获取下载码
输入下载码
为了良好体验,不建议使用迅雷下载
img

VHDL语言编写的38译码器

会员到期时间: 剩余下载个数: 剩余C币: 剩余积分:0
为了良好体验,不建议使用迅雷下载
VIP下载
您今日下载次数已达上限(为了良好下载体验及使用,每位用户24小时之内最多可下载20个资源)

积分不足!

资源所需积分/C币 当前拥有积分
您可以选择
开通VIP
4000万
程序员的必选
600万
绿色安全资源
现在开通
立省522元
或者
购买C币兑换积分 C币抽奖
img

资源所需积分/C币 当前拥有积分 当前拥有C币
5 4 45
为了良好体验,不建议使用迅雷下载
确认下载
img

资源所需积分/C币 当前拥有积分 当前拥有C币
0 0 0
为了良好体验,不建议使用迅雷下载
VIP和C币套餐优惠
img

资源所需积分/C币 当前拥有积分 当前拥有C币
5 4 45
您的积分不足,将扣除 10 C币
为了良好体验,不建议使用迅雷下载
确认下载
下载
您还未下载过该资源
无法举报自己的资源

兑换成功

你当前的下载分为234开始下载资源
你还不是VIP会员
开通VIP会员权限,免积分下载
立即开通

你下载资源过于频繁,请输入验证码

您因违反CSDN下载频道规则而被锁定帐户,如有疑问,请联络:webmaster@csdn.net!

举报

  • 举报人:
  • 被举报人:
  • *类型:
    • *投诉人姓名:
    • *投诉人联系方式:
    • *版权证明:
  • *详细原因: