下载 >  开发技术 >  硬件开发 > FPGA和CPLD的设计经验,是个人的心得体会,个人认为很不错

FPGA和CPLD的设计经验,是个人的心得体会,个人认为很不错

FPGA的设计经验,是个人的心得体会,个人认为很不错
2009-06-11 上传大小:1.47MB
想读
分享
收藏 举报
FPGA的设计经验,是个人心得体会

FPGA的设计经验,是个人的心得体会,个人认为很不错

立即下载
FPGA总结,个人心得体会小结

FPGA总结,个人心得体会小结,不需要积分,多下载

立即下载
ALTERA FPGA/CPLD设计 高级篇(第2版)

ALTERA FPGA/CPLD设计 高级篇(第2版)

立即下载
基于Quartus II的FPGA/CPLD 设计(扫描版PDF)

基于Quartus II的FPGA/CPLD 设计 作者:李洪伟 袁斯华 第1章 可编程器件及EDA工具概述 1.1可编程器件及其特征 1.1.1 CPLD 1.1.2 FPGA 1.2 EDA技术简介及开发软件 1.2.1 EDA技术 1.2.2开发软件 1.3小结 第2章 Quartus II软件简介 2.1 Quartus II概述 2.2设计软件 2.3 Quartus II系统特点总览 2.4 Quartus II系统配置与安装 2.5 Quartus II集成工具及其基本功能 2.6小结 第3章 Quartus II设计指南 3.1 Quartus II软件的应用概述 3.2创建Quartus II工程 3.3多种设计输入方式 3.3.1文本编辑——ALDL、VHDL,Verilog HDL 3.3.2图形设计输入 3.4建立文本编辑文件 3.5设计综合 3.6引脚分配 3.7仿真验证 3.8时序分析 3.8.1时序分析基本参数 3.8.2指定时序要求 3.8.3完成时序分析 3.8.4查看时序分析结果 3.9编程和配置 3.10 SignalTap II逻辑分析仪的使用 3.10.1在设计中建立SignalTap II逻辑分析仪 3.10.2利用MegaWizard Plug—In Manager建立Signal Tap II逻辑分析仪 3.10.3 SignalT印II逻辑分析仪的器件编程 3.10.4查看SignalTap II采样数据 3.11实例一个带清零和计数使能功能的模可变计数器设计 第4章 硬件描述语言(HDL)简介 4.1 HDL发展 4.2几种具有代表性的HDL语言 4.2.1 VHDL 4.2.2 Verilog HDL 4.2.3 Superlog 4.2.4 SystemC 4.3各种HDL语言的体系结构和设计方法 4.3.1 SystemC 4.3.2 Supeflog 4.3.3 Verilog和VHDL在各方面的比较 4.4目前可取的可行策略和方式 4.5未来发展和技术方向 4.6国内发展的战略选择 4.7特点 4.8 VHDL设计流程 4.9小结 第5章 VHDL程序的基本结构 5.1实体 5.2构造体及其子结构描述 5.2.1构造体 5.2.2 VHDL子结构描述 5.3库与包集合及配置 5.3.1库(Library) 5.3.2包集合(Package) 5.3.3配置(Configuration) 5.4小结 第6章 用Quartus II设计常用电路 6.1组合逻辑电路设计 6.1.1用VHDL描述的译码器 6.1.2用VHDL描述的编码器 6.1.3乘法器 6.2时序逻辑电路设计 6.2.1 D触发器(DFF) 6.2.2寄存器和锁存器 6.2.3分频器 6.3存储器设计 6.3.1 ROM只读存储器 6.3.2随机存储器RAM 6.3.3 FIFO 6.4有限状态机 6.4.1有限状态机的描述 6.4.2状态机的应用设计举例——空调控制系统有限状态 6.5基于Quartus II的其他设计示例 6.5.1双向数据总线——利用三态门构造 6.5.2锁相环路(PLL) 6.6小结 第7章 基于Quartus II的数字电路系统设计 7.1实例一 按键去抖动设计 7.2实例二 单片机和FPGA接口逻辑设计 7.3实例三 交通控制灯 7.3.1设计要求 7.3.2设计说明 7.3.3设计模块 7.4实例四数字秒表的设计 7.4.1设计要求(秒表的功能描述) 7.4.2模块功能划分 7.4.3设计实现、仿真波形和说明 7.4.4秒表显示模块 7.5实例五闹钟系统的设计 7.5.1闹钟系统的设计要求及设计思路 1.5.2闹钟系统的译码器的设计 7.5.3闹钟系统的移位寄存器的设计 7.5.4闹钟系统的闹钟寄存器和时间计数器的设计 7.5.5闹钟系统的显示驱动器的设计 7.5.6闹钟系统的分频器的设计 7.5.7闹钟系统的整体组装 7.6实例六数字密码锁设计 7.6.1设计要求 7.6.2输入、输出端口描述 7.6.3模块划分 7.6.4设计VHDL源程序 7.7实例七数字出租车计费器设计 7.7.1设计说明 7.7.2顶层设计 7.7.3功能子模块设计 7.8实例八IIC总线通信接口 7.8.1设计说明 7.8.2 VHDL设计源程序 7.8.3时序仿真结果及说明 第8章 MC8051单片机设计 8.1 MC8051单片机电路设计概述 8.1.1主要设计特色 8.1.2 8051总体结构和设计文件说明 8.1.3各个模块说明 8.2 MC8051程序包 8.3 MC8051内核的设计 8.4定时计数器模块 8.5串口模块 8.6控制模块 8.7算术逻辑模块 8.8小结 附录 附录A VHDL快速查阅 A一1 保留字 A一2 VHDL语法参考 附录B 标准逻辑包(Standard Logic Package) 附录C VHDL学习资源 参考文献

立即下载
Altera FPGA/CPLD设计 基础篇(第2版)(最新版)

主要涉及Quartus各项功能的介绍,以及业界现状的介绍 ---------------------------------------------

立即下载
Xilinx FPGA&CPLD设计手册源程序

《Xilinx FPGA&CPLD设计手册》源程序,人民邮电出版社

立即下载
Altera FPGA/CPLD设计 基础篇(第2版).pdf

Altera FPGA/CPLD设计 基础篇(第2版).pdf

立即下载
(完整版)手把手教你学CPLD FPGA与单片机联合设计

共享服务网友,这是完整版,看了后还是很不错的,希望大学喜欢,也希望大家评论一下,感谢

立即下载
《LATTICE FPGA_CPLD设计 基础篇》_12736553

《LATTICE FPGA_CPLD设计 基础篇》_12736553 《LATTICE FPGA_CPLD设计 基础篇》_12736553

立即下载
基于Quartus II的FPGA/CPLD数字系统设计实例

基于Quartus II的FPGA/CPLD数字系统设计实例 中图法分类号: TP332.1/684 周润景, 图雅, 张丽敏编著 电子工业出版社 第1章 Altera Quartus II开发流程 1.1 Quartus II软件综述 1.2 设计输入 1.3 约束输入 1.4 综合 1.5 布局布线 1.6 仿真 1.7 编程与配置 第2章 Altera Quartus II的使用 2.1 原理图和图表模块编辑 2.2 文本编辑 2.3 混合编辑(自底向上) 2.4 混合编辑(自顶向下) 第3章 门电路设计范例 3.1 与非门电路 3.2 或非门电路 3.3 异或门电路 3.4 三态门电路 3.5 单向总线缓冲器 3.6 双向总线缓冲器 第4章 组合逻辑电路设计范例 4.1 编码器 4.2 译码器 4.3 数据选择器 4.4 数据分配器 4.5 数值比较器 4.6 加法器 4.7 减法器 第5章 触发器设计范例 第6章 时序逻辑电路设计范例 第7章 存储器设计范例 第8章 数字系统设计范例 第9章 可参数化宏模块及IP核的使用 第10章 DSP Builder设计范例 第11章 基于FPGA的射频热疗系统的设计 第12章 基于FPGA的直流电动机伺服系统的设计 附录A 可编程数字开发系统简介 参考文献

立即下载
Altera FPGA/CPLD设计 基础篇光盘资料

在介绍FPGA/CPLD概念的基础上,介绍了Altera主流FPGA/CPLD的结构与特点,并通过丰富的实例讲解Quartus II与ModelSim、Synplify Pro等常用EDA工具的开发流程。

立即下载
XILINX FPGA CPLD设计 ISE快速入门[新手教程].pdf

本教程主要是向ISE初学者描述和演示,在XILINX环境中,如何运用VHDL和原理图的方式进行设计输入。

立即下载
FPGA/CPLD边练边学—快速入门Verilog/VHDL

特权的《FPGA/CPLD边练边学—快速入门Verilog/VHDL》,缺“第4章 Verilog与VHDL语法基础”。

立即下载
EDA技术与CPLA/FPGA开发应用简明教程 课后答案

清华大学出版社 刘爱荣 王振成 主编 曹瑞 卢印举 编著

立即下载
《FPGACPLD设计工具──Xilinx+ISE使用详解》

《FPGACPLD设计工具──Xilinx+ISE使用详解》,需要的下载

立即下载
Java程序设计课程学习总结与心得

Java程序设计课程学习总结与心得

立即下载
ALTERA FPGA/CPLD设计 高级篇

《Altera FPGA/CPLD设计(高级篇)(第2版)》结合作者多年工作经验,深入地讨论了altera fpga/cpld的设计和优化技巧。在讨论fpga/cpld设计指导原则的基础上,介绍了altera器件的高级应用;引领读者学习逻辑锁定设计工具,详细讨论了时序约束与静态时序分析方法;结合实例讨论如何进行设计优化,介绍了altera的可编程器件的高级设计工具与系统级设计技巧。 本书附带光盘中收录了altera quartus ii web版软件,读者可以安装使用,同时还收录了本书所有实例的完整工程、源代码和使用说明文件,便于读者边学边练,提高实际应用能力。

立即下载
《FPGACPLD设计工具──Xilinx ISE使用详解》

《FPGACPLD设计工具──Xilinx ISE使用详解》 介绍ISE的使用

立即下载
FPGA 和cpld的中文课件 pdf版

这是一个cpld 的课件 里面共分为六个章节,比较详细的介绍了cpld和fpga的相关基础知识和开发技术。 比较适合初学FPGA的同学学习和参考之用。 希望对学习的同学有一点借鉴的价值!!!

立即下载
基于Quartus2的FPGACPLD数字系统设计实例

该文档对于FPGA的学习有很大的帮助,特备是对于大学的学生,系统的介绍了从入门到开发的过程

立即下载
关闭
img

spring mvc+mybatis+mysql+maven+bootstrap 整合实现增删查改简单实例.zip

资源所需积分/C币 当前拥有积分 当前拥有C币
5 0 0
点击完成任务获取下载码
输入下载码
为了良好体验,不建议使用迅雷下载
img

FPGA和CPLD的设计经验,是个人的心得体会,个人认为很不错

会员到期时间: 剩余下载个数: 剩余C币: 剩余积分:0
为了良好体验,不建议使用迅雷下载
VIP下载
您今日下载次数已达上限(为了良好下载体验及使用,每位用户24小时之内最多可下载20个资源)

积分不足!

资源所需积分/C币 当前拥有积分
您可以选择
开通VIP
4000万
程序员的必选
600万
绿色安全资源
现在开通
立省522元
或者
购买C币兑换积分 C币抽奖
img

资源所需积分/C币 当前拥有积分 当前拥有C币
5 4 45
为了良好体验,不建议使用迅雷下载
确认下载
img

资源所需积分/C币 当前拥有积分 当前拥有C币
5 0 0
为了良好体验,不建议使用迅雷下载
VIP和C币套餐优惠
img

资源所需积分/C币 当前拥有积分 当前拥有C币
5 4 45
您的积分不足,将扣除 10 C币
为了良好体验,不建议使用迅雷下载
确认下载
下载
您还未下载过该资源
无法举报自己的资源

兑换成功

你当前的下载分为234开始下载资源
你还不是VIP会员
开通VIP会员权限,免积分下载
立即开通

你下载资源过于频繁,请输入验证码

您因违反CSDN下载频道规则而被锁定帐户,如有疑问,请联络:webmaster@csdn.net!

举报

若举报审核通过,可返还被扣除的积分

  • 举报人:
  • 被举报人:
  • *类型:
    • *投诉人姓名:
    • *投诉人联系方式:
    • *版权证明:
  • *详细原因: