下载 >  开发技术 >  硬件开发 > 基于FPGA的交织器设计报告

基于FPGA的交织器设计报告 评分:

基于FPGA的交织器设计报告 ,里面有关于程序与仿真图,需要的人 可以下载去看一下,希望对你有所帮助!!!!!
2010-04-18 上传大小:94KB
分享
收藏 举报

评论 共1条

yangjingluan 报告太简略了,没有完整的交织编码器的功能
2012-05-12
回复
通信系统中串行数据交织器的设计

基于硬件描述语言(verilogHDL)和FPGA的串行数据交织器设计,包含实验代码、仿真及报告

立即下载
DVB-S卷积交织器verilog工程代码

该压缩包包括:基于Xilinx公司的Vivado 2016.4开发软件设计的DVB-S卷积交织器工程代码,包含FPGA工程及运行仿真;该代码设计巧妙,占用资源相对较少,在相应的更高版本的软件都可运行代码,该压缩包供所需的朋友借鉴和参考。

立即下载
基于FPGA的交织器的设计

这是基于FPGA的交织器的设计的完整的工程文件,软件:quartaus II 6.0,语言:VHDL;已调试通过,程序及仿真波形均正确。

立即下载
8*8交织器代码VHDL

用VHDL编写的交织器代码,ram通过调用ip核实现,并且有testbench 部分代码: waddress_gen: process(wclk) begin if(wclk'event and wclk='1')then if(wenable='1')then if(startflg='0')then waddress<="000000"; startflg<='1'; elsif(waddress<"111111")then

立即下载
基于fpga的turbo码译码器的实现

基于fpga的turbo码译码器的实现,可作参考,希望对大家有帮助。

立即下载
交织交织vhdl代码

用VHDL语言编写的实现交织编码和解交织功能的代码。交织采用按行写入,按列读出的方法实现。主要包括:信源信号产生(20位的m序列),交织器,解交织器。为实现流水线的操作,采用了两个交织器和两个解交织器,当一个写入数据的时候,另一个读出数据

立即下载
基于FPGA的数字钟设计报告

EDA技术在电子系统设计领域越来越普及,本设计主要利用VHDL语言在EDA平台上设计一个电子数字钟,它的计时周期为24小时,显示满刻度为23时59分59秒,另外还具有校时功能和闹钟功能。总的程序由几个各具不同功能的单元模块程序拼接而成,其中包括分频程序模块、时分秒计数和设置程序模块、比较器程序模块、三输入数据选择器程序模块、译码显示程序模块和拼接程序模块。并且使用QuartusII软件进行电路波形仿真,下载到EDA实验箱进行验证。该设计采用自顶向下、混合输入方式(原理图输入—顶层文件连接和VHDL语言输入—各模块程序设计)实现数字钟的设计、下载和调试。

立即下载
fpga电子密码锁开题报告

FPGA电子密码锁开题报告,自己原创,没有抄袭,已经通过毕业指导老师审核,有图有真相,希望能帮助广大爱好着

立即下载
RS 纠错码

利用FPGA技术实现数字通信中的交织器和解交织器.files 基于TMS320C54X的RS+变织+卷积的级联纠错码.files

立即下载
FPGA电子秒表设计实验报告

基于FPGA的电子秒表设计实验的综合报告,本文详细讲述了电子秒表的设计流程与开发原理,以及主体程序

立即下载
交织与解交织的FPGA实现

交织与解交织的FPGA实现 介绍了数据通信中抗突发连串错码而采用交织和解交织技术。对利用实现交织器和解交织器中读写地址的产生方法进行了比较和深入的探讨。结合现场可编程门阵列器件的特点, 基于技术, 实现了按位的交织和解交织器。该交织器和交织器模块己成功地应用于某专用数字系统。

立即下载
基于fpga的抢答器(verilog)

1, 用了3个输入代表抢答按钮,如果想设置更过直接更改; 2, 初始时倒计时为10s; 3, 如果倒计时为10s没人抢答,按下复位键,重新开始抢答; 4, 在倒计时10s内有人抢答,则倒计时停止减一; 5, 序号显示的是第一个抢答的人对应的序号,其他人抢答无效; 6, 按下复位键,重新开始抢答。

立即下载
贪吃蛇游戏的FPGA实现课程设计报告——verilog

贪吃蛇游戏的FPGA实现课程设计报告,里面含有多篇课程设计报告,对程序的原理实现进行了详细的说明,还附有部分源码,有需要的朋友可以参考下

立即下载
篮球赛计时计分器开题报告(自己写的).doc 基于单片机设计

篮球赛计时计分器开题报告(自己写的).doc 基于单片机设计,

立即下载
基于FPGA 的数字PID控制器设计

基于 FPGA 的数字 PID 控制器设计基于 FPGA 的数字 PID 控制器设计

立即下载
基于FPGA的贪食蛇游戏,附实验报告

基于FPGA的贪食蛇游戏代码,有VHDL写的,附有实验报告,比较详细。

立即下载
有关交织器的matlab程序

这事情我自己写的一个关于通信当中交织器的matlab程序,用起来还行!

立即下载
Turbo码随机性交织设计

Turbo码随机性交织器设计 Turbo码随机性交织器设计 s交织

立即下载
基于GPS的小孩防丢器的设计开题报告

GPS全球定位系统具有实时采集位置信息的功能,正常工作状态下每秒种都对定位数据进行接收、更新。因此利用GPS模块设计一款小孩防丢器应用于某些场合具有现实意义。

立即下载
前向纠错编码FEC方案中的卷积交织的FPGA实现

介绍了信道编码中所采用的前向纠错编码(FEC)方案中的重要技术——卷积交织器和解交织器的原理,并在 此基础上提出了基于FPGA的卷积交织器的设计方案。文中对卷积交织器设计的关键部分,即读写地址的产生方法进行了详细 分析,给出了一种新的地址计算方法,并通过对FPGA内部EAB资源的双口RAM的存储单元的读写操作的合理控制,实现了卷积 交织。该设计具有实现简单、占硬件资源少等优点。

立即下载

热点文章

img

spring mvc+mybatis+mysql+maven+bootstrap 整合实现增删查改简单实例.zip

资源所需积分/C币 当前拥有积分 当前拥有C币
5 0 0
点击完成任务获取下载码
输入下载码
为了良好体验,不建议使用迅雷下载
img

基于FPGA的交织器设计报告

会员到期时间: 剩余下载个数: 剩余C币: 剩余积分:0
为了良好体验,不建议使用迅雷下载
VIP下载
您今日下载次数已达上限(为了良好下载体验及使用,每位用户24小时之内最多可下载20个资源)

积分不足!

资源所需积分/C币 当前拥有积分
您可以选择
开通VIP
4000万
程序员的必选
600万
绿色安全资源
现在开通
立省522元
或者
购买C币兑换积分 C币抽奖
img

资源所需积分/C币 当前拥有积分 当前拥有C币
5 4 45
为了良好体验,不建议使用迅雷下载
确认下载
img

资源所需积分/C币 当前拥有积分 当前拥有C币
3 0 0
为了良好体验,不建议使用迅雷下载
VIP和C币套餐优惠
img

资源所需积分/C币 当前拥有积分 当前拥有C币
5 4 45
您的积分不足,将扣除 10 C币
为了良好体验,不建议使用迅雷下载
确认下载
下载
您还未下载过该资源
无法举报自己的资源

兑换成功

你当前的下载分为234开始下载资源
你还不是VIP会员
开通VIP会员权限,免积分下载
立即开通

你下载资源过于频繁,请输入验证码

您因违反CSDN下载频道规则而被锁定帐户,如有疑问,请联络:webmaster@csdn.net!

举报

  • 举报人:
  • 被举报人:
  • *类型:
    • *投诉人姓名:
    • *投诉人联系方式:
    • *版权证明:
  • *详细原因: