下载 >  课程资源 >  嵌入式 > 在ISE环境下基于VHDL的姓名学号在液晶模块上滚动显示

在ISE环境下基于VHDL的姓名学号在液晶模块上滚动显示 评分:

此代码是大学EDA课程中实验代码,作用是在ISE环境下用VHDL语言编写代码实现液晶屏上滚动显示学号和姓名。
2011-12-08 上传大小:21KB
分享
收藏 (2) 举报
8x8LED点阵显示学号及姓名

8x8LED点阵显示学号及姓名; 8x8LED点阵显示学号及姓名; 8x8LED点阵显示学号及姓名

立即下载
数码管--实现学号移位动态显示

八段数码管实现十位学号的移位显示,涉及到GPIO端口的控制,延时闪烁消除以及动态循环移位的的问题

立即下载
基于xilinx FPGA设计的DDS多种波形信号发生器

这是在xilinx FPGA上设计的一个DDS信号发生器,用的是ISE13.4版本,可产生多种波形:正弦波、三角波、锯齿波、方波、AM/ASK/DSB/SSB/FM/FSK/三角波调频/单音频调频/锯齿波调频/PM/PSK等,控制为VC++编写的上位机,串口通信用到FT245BM

立即下载
六位数码管循环滚动显示九位学号

循环滚动显示九位学号,内含clk降频,数码管六位,设置时钟周期使用一个接口控制

立即下载
实现学号在数码管上的滚动 硬件描述语言

利用VHDL语言,实现了学生本人的学号在六位数码管上的滚动,

立即下载
单片机显示自己的学号源代码(汇编语言)

单片机显示自己的学号源代码(汇编语言) 单片机显示自己的学号源代码(汇编语言)

立即下载
8051之8位数码管实现10位学号滚动显示

在8051单片机上实现8位数码管滚动显示10位学号的代码,采用动态显示

立即下载
ISE下基于VHDL在液晶显示模块上显示姓名学号并切换

这是大学EDA实验中的一个课题,是在ISE环境下基于VHDL语言在液晶显示模块上实现显示姓名并切换,在ISE10.1中测试通过,用户只需要约束管脚文件即可使用。

立即下载
vhdl滚动/切换显示学号

vhdl语言实现数码管滚动显示或切换显示学号,11位数字

立即下载
基于VHDL语言简易数字时钟 6位数码管显示

基于VHDL语言简易数字时钟 6位数码管显示

立即下载
基于FPGA的彩色图片VGA显示

基于FPGA的彩色图片VGA显示,采用xilinx公司开发板zybo,实现256*256大小的图片vga显示。

立即下载
FPGA实现的学号的显示

自己进过一段时间学习后,琢磨出来的程序,已经经过验证。

立即下载
基于51单片机的汉字滚动显示

采用STC51RC单片机和16*16的点阵来实现汉字滚动显示,采用的是C语言的编程实现。

立即下载
基于VHDL的8位cpu的设计与实现

随着计算机在人们生活中重要性和不可或缺性的提高,为了更方便的为大众使用,发展计算机性能成为IT行业的热点,但计算机的内部结构极其复杂,为了便于研究便产生了模型计算机。 本文完成了基于VHDL的8位模型计算机的设计与实现。文中首先阐述了8位模型计算机的原理,然后对其十个功能模块(算术逻辑运算单元,累加器,控制器,地址寄存器,程序计数器,数据寄存器,存储器,节拍发生器,时钟信号源,指令寄存器和指令译码器)进行了分析与设计。最后在Quartus II 9.0环境下进行了仿真,完成了8位模型计算机的整体实现11。

立即下载
最全的FPGA俄罗斯方块(包含5个版本的完整工程,Verilog和VHDL,Vivado和ISE

多版本基于FPGA的俄罗斯方块游戏实现,包含5个版本的完整工程,Verilog和VHDL,Vivado和ISE

立即下载
LCD显示姓名C程序

LCD显示16*16姓名,可以更改成个钟需要的汉字

立即下载
基于VHDL语言的序列发生器与检测器设计实验报告

基于VHDL语言的序列发生器与检测器设计的EDA实验报告 产生序列0111010011011010,检测序列11010

立即下载
基于VHDL语言的呼叫系统设计

是以VHDL语1、整体设计思路:根据设计要求,我们将设计分为几个模块来设计,分别为:锁存模块、选优模块(对病房选优)、选优模块2(对复位选优)、计时模块、显示模块、蜂鸣模块。言为主的程序

立即下载
51单片机循环显示学号

短短的50行代码实现学号的循环,uchar code table[]={0x3f,0x06,0x5b,0x4f,0x66,0x6d,0x7d,0x07,0x7f,0x6f,0x00}; uchar code number[]={10,10,10,2,0,1,7,2,8,0,5,3,9,4}; P0=table[number[gu+3]];

立即下载
基于FPGA的数字密码锁设计(VHDl代码全_11个模块均调试通过

基于FPGA的数字密码锁设计(VHDl代码全_11个模块均调试通过

立即下载

热点文章

img

spring mvc+mybatis+mysql+maven+bootstrap 整合实现增删查改简单实例.zip

资源所需积分/C币 当前拥有积分 当前拥有C币
5 0 0
点击完成任务获取下载码
输入下载码
为了良好体验,不建议使用迅雷下载
img

在ISE环境下基于VHDL的姓名学号在液晶模块上滚动显示

会员到期时间: 剩余下载个数: 剩余C币: 剩余积分:0
为了良好体验,不建议使用迅雷下载
VIP下载
您今日下载次数已达上限(为了良好下载体验及使用,每位用户24小时之内最多可下载20个资源)

积分不足!

资源所需积分/C币 当前拥有积分
您可以选择
开通VIP
4000万
程序员的必选
600万
绿色安全资源
现在开通
立省522元
或者
购买C币兑换积分 C币抽奖
img

资源所需积分/C币 当前拥有积分 当前拥有C币
5 4 45
为了良好体验,不建议使用迅雷下载
确认下载
img

资源所需积分/C币 当前拥有积分 当前拥有C币
2 0 0
为了良好体验,不建议使用迅雷下载
VIP和C币套餐优惠
img

资源所需积分/C币 当前拥有积分 当前拥有C币
5 4 45
您的积分不足,将扣除 10 C币
为了良好体验,不建议使用迅雷下载
确认下载
下载
您还未下载过该资源
无法举报自己的资源

兑换成功

你当前的下载分为234开始下载资源
你还不是VIP会员
开通VIP会员权限,免积分下载
立即开通

你下载资源过于频繁,请输入验证码

您因违反CSDN下载频道规则而被锁定帐户,如有疑问,请联络:webmaster@csdn.net!

举报

  • 举报人:
  • 被举报人:
  • *类型:
    • *投诉人姓名:
    • *投诉人联系方式:
    • *版权证明:
  • *详细原因: