-
一. 实验目的及要求
(1) 了解运算器的组成结构。
(2) 掌握运算器的工作原理。
二. 实验模块及实验原理
本实验的原理如图 1-1-1 所示。
运算器内部含有三个独立运算部件,分别为算术、逻辑和移位运算部件,要
处理的数据存于暂存器 A 和暂存器 B ,三个部件同时接受来自 A 和 B 的数据
(有些处理器体系结构把移位运算器放于算术和逻辑运算部件之前,如 ARM),
各部件对操作数进行何种运算由控制信号 S3…S0 和来决定,任何时候,多路选
择开关只选择三部件中一个部件的结果作为 ALU 的输出。如果是影响进位的运
算,还将置进位标志 FC,在运算结果输出前,置 ALU 零标志。ALU 中所有模
块集成在一片 CPLD 中。
逻辑运算部件由逻辑门构成,较为简单,而后面又有专门的算术运算部件设
计实验,在此对这两个部件不再赘述。移位运算采用的是桶形移位器,一般采用
交叉开关矩阵来实现,交叉开关的原理如图 1-1-2 所示。图中显示的是一个 4*4
的矩阵(系统中是一个 8*8 的矩阵)。每一个输入都通过开关与一个输出相连,
把沿对角线的开关导通,就可实现移位功能,即:
(1) 对于逻辑左移或逻辑右移功能,将一条对角线的开关导通,这将所有的输入
位与所使用的输出分别相连, 而没有同任何输入相连的则输出连接 0 。
(2) 对于循环右移功能,右移对角线同互补的左移对角线一起激活。例如,在4
位矩阵中使用‘右 1 ’和‘左 3 ’对角线来实现右循环 1 位。
(3) 对于未连接的输出位,移位时使用符号扩展或是 0 填充,具体由相应的指
令控制。使用另外的逻辑进行移位总量译码和符号判别。
运算器部件由一片 CPLD 实现。ALU 的输入和输出通过三态门 74LS245 连
到 CPU 内总线上,另外还有指示灯标明进位标志 FC 和零标志 FZ。请注意:实
验箱上凡丝印标注有马蹄形标记‘ ’,表示这两根排针之间是连通的。图中
除 T4 和 CLR ,其余信号均来自于 ALU 单元的排线座,实验箱中所有单元的
T1、T2、T3、T4 都连接至控制总线单元的 T1、T2、T3、T4,CLR 都连接至 CON
单元的 CLR 按钮。T4 由时序单元的 TS4 提供(时序单元的介绍见附录二),其
余控制信号均由 CON 单元的二进制数据开关模拟给出。控制信号中除 T4 为脉
冲信号外,其余均为电平信号,其中 ALU_B 为低有效,其余为高有效。
暂存器 A 和暂存器 B 的数据能在 LED 灯上实时显示,原理如图 1-1-3 所示
(以 A0 为例,其它相同)。进位标志 FC、零标志 FZ 和数据总线 D7…D0 的显
示原理也是如此。
ALU 和外围电路的连接如图 1-1-4 所示,图中的小方框代表排针座。
运算器的逻辑功能表如表 1-1-1 所示,其中 S3 S2 S1 S0 为控制信号,FC 为
进位标志,FZ 为运算器零标志,表中功能栏内的 FC、FZ 表示当前运算会影响
到该标志。
三. 实验步骤与结果
(1) 按图 1-1-5 连接实验电路,并检查无误。图中将用户需要连接的信号用圆圈
标明(其它实验相同)。
(2) 将时序与操作台单元的开关 KK2 置为‘单拍’档, 开关 KK1 、KK3 置为
‘运行’档。
(3) 打开电源开关,如果听到有‘嘀’报警声,说明有总线竞争现象,应立即关
闭电源,重新检查接
. z.