没有合适的资源?快使用搜索试试~
我知道了~
文库首页
行业
电信
74ls74做四进制计数器、十进制减法器、一百进制减法器
74ls74做四进制计数器、十进制减法器、一百进制减法器
共8个文件
png:4个
ms13:4个
Multisim
74ls74
需积分: 30
87 下载量
186 浏览量
2021-06-16
12:41:42
上传
评论
15
收藏
450KB
ZIP
举报
温馨提示
立即下载
74ls74(D触发器)做四进制加/减法器、一百/十进制减法器
资源推荐
资源详情
资源评论
用T'触发器74LS76构成的异步二进制减法计数器实验电路multisim源文件
浏览:175
5星 · 资源好评率100%
用T'触发器74LS76构成的异步二进制减法计数器实验电路multisim源文件,multisim10及以上版本可以正常打开仿真,是教材上的电路,可以直接仿真,方便大家学习。
4进制计数器
浏览:184
4进制计数器
用VHDL设计100进制加减计数器
浏览:54
5星 · 资源好评率100%
这是用VHDL设计的100进制的加减计数器
十进制加减法器数字电路课程设计
浏览:197
4星 · 用户满意度95%
数字电路十进制加减法器课程设计 74LS283或者4008, 4个异或门(一片74LS86)(减法);74LS08,3输入或门(加法)
数字电路实验74LS192计数计-加/减法
浏览:64
5星 · 资源好评率100%
实现两位十进制数的加计数和减计数,依此类推,可实现n位数的计数
四位二进制减法计数器
浏览:135
四位二进制减法计数器 电子计数器电路仿真
同步四进制加法计数器(JK).ms7
浏览:200
本电路实现了同步四进制加法计数器的功能: 电路能准确地按照四进制加法计数的规律进行计数. 读者应深刻理解本例的分析和设计过程, 以为日后设计更为复杂的同步时序逻辑电路打下基础.
40193 4位二进制同步加 减计数器(有预置端,双时钟).PDF
浏览:52
5星 · 资源好评率100%
40193 4位二进制同步加 减计数器(有预置端,双时钟).PDF
采用74LS192设计4/7进制计数器
浏览:26
5星 · 资源好评率100%
4/7进制计数器设计:采用74LS192(40192)。 a、数码管显示状态。 b、用开关切换两种进制。 c、计数脉冲由外部提供。 压缩包中包含multisim11的仿真图,protel99的原理图,都可以直接运行 还有一份详细的设计文档
4位异步二进制计数减法器(QUARTUS II 9)
浏览:3
5星 · 资源好评率100%
一个4位异步二进制计数减法器(QUARTUS II 9) 源文件 可以参考,我试过可以用!
EDA设计二十四进制和六十进制计数器
浏览:32
EDA 可编程逻辑 计数器设计 程序
jishuqi.rar_10进制计数器_十进制计数器_计数器_计数器VHDL
浏览:193
计数器,十进制计数器,完成计数的功能,满10进1
秒、分、时数字电子钟 六十进制秒、分计数器,二十四进制(或十二进制)计时计数器
浏览:44
5星 · 资源好评率100%
````````这是学习的好质料```对新手一定有帮助还可以自己动手制作```
秒、分、时数字电子钟 六十进制秒、分计数器,二十四进制(或十二进制)计时计数器
浏览:99
数字电子钟是一种用数字显示秒、分、时、日的计时装置,与传统的机械钟相比,它具有走时准确,显示直观、无机械传动装置等优点,因而得到了广泛的应用。小到人们日常生活中的电子手表,大到车站、码头、机场等公共场所的大型数显电子钟。数字电子钟由以下几部分组成:秒脉冲发生器;校时电路;六十进制秒、分计数器,二十四进制(或十二进制)计时计数器;秒、分、时的译码显示部分等。 本人经过仿真实践,是个可行的方法。
异步一百进制加法计数器(两片74160构成).zip
浏览:177
两片74160加上进位输出电路, 构成异步一百进制加法计数器. 读者应先掌握单片74160的使用方法, 再进行该电路的学习.
基于74LS161置数法和复位法设计八进制,二十五进制
浏览:113
5星 · 资源好评率100%
基于multisim14.0 软件中的74LS161芯片,分别置数法和复位法设计了八进制,二十五进计数器,原理清晰,仿真通过,包含仿真文件。。 。
清华大学数字电路multisim实验
浏览:17
3星 · 编辑精心推荐
2-40 二-十进制优先编码器74LS147 2-41 用二极管与门阵列组成的3线8线译码器 2-42 3线8线译码器74LS138 2-43 两片74LS138接成4线16线译码器 2-44 二-十进制译码器74LS42 2-45 七段显示译码器74LS48 2-46 双4选...
计数器及其应用实验报告
浏览:22
5星 · 资源好评率100%
一、实验目的 1、掌握中规模集成计数器的逻辑功能及使用方法。 2、了解集成计数器的扩展及应用。 二、实验器材 1、数字电子实验箱 2、同步十进制可逆计数器74LS192×2;2输入四与门74LSO0×1 三、实验原理
数字逻辑实验指导书
浏览:157
(七) 思考题:用可编程逻辑器件的开发工具MAX+plus II对ACEX编程,设计实现四位二进制减法器。 实验五 编码器、译码器、数据选择器和数值比较器 实验-25 (一) 4线-2线编码器 (二) 2线--4线译码器功能测试 (三...
元器件应用中的中规模时逻辑集成计数器
浏览:106
计数器的种类很多,按其进制不同分为二进制计数器、十进制计数器、N进制计数器;按触发器翻转是否 同步分为异步计数器和同步计数器;按计数时是增还是减分为加法计数器、减法计数器和加/减法(可逆 )计数器。下面...
同步置数法接成的四进制计数器.ms7
浏览:32
用74160以同步置数法实现了同步四进制计数器的功能. 掌握74160的应用方法对于提升电路设计效率有着十分重要的作用.
四位二进制加法计数器
浏览:36
5星 · 资源好评率100%
给各位同学应急用。
4进制加法计数器 VHDl
浏览:182
4星 · 用户满意度95%
4进制加法计数器 VHDL 实验 4进制加法计数器 4进制加法计数器
四位二进制减法计数器正式.doc
浏览:200
5星 · 资源好评率100%
1、了解数字系统设计方法 2、熟悉VHDL语言及其仿真环境、下载方法 3、熟悉Multisim环境 4、设计实现四位二进制减法计数器(缺0000 0001 0010) 工作计划与进度安排: 第一周 熟悉Multisim环境及QuartusⅡ环境,练习数字系统设计方法, 包括采用触发器设计和超高速硬件描述语言设计,体会自上而 下、自下而上设计方法的优缺点
使用 D 触发器的 7 位计数器:使用 D 触发器的 7 位计数器设计-matlab开发
浏览:130
使用 D 触发器的 7 位计数器设计
FPGA工程师面试试题.doc
浏览:116
如题 FPGA工程师面试试题57、用D触发器做个4进制的计数.(华为) 58、实现N位Johnson Counter,N=5.(南山之桥) 59、用你熟悉的设计方式设计一个可预置初值的7进制循环计数器,15进制的呢?(仕兰 微电子)
multisim12清华大学本科教育所用的例子
浏览:2
5星 · 资源好评率100%
2-40 二-十进制优先编码器74LS147 2-41 用二极管与门阵列组成的3线8线译码器 2-42 3线8线译码器74LS138 2-43 两片74LS138接成4线16线译码器 2-44 二-十进制译码器74LS42 2-45 七段显示译码器74LS48 2-46 双4选1数据...
ewb multisim 仿真实例电路图全集
浏览:54
5星 · 资源好评率100%
│ │ 2-40 二-十进制优先编码器74LS147.ms9 │ │ 2-41 用二极管与门阵列组成的3线8线译码器.ms9 │ │ 2-42 3线8线译码器74LS138.ms9 │ │ 2-43 两片74LS138接成4线16线译码器.ms9 │ │ 2-44 二-十进制译码器74...
收起资源包目录
74ls74.zip
(8个子文件)
四进制加法器.ms13
66KB
四进制减法器.png
5KB
十进制减法器.png
8KB
四进制减法器.ms13
66KB
四进制加法器.png
5KB
100进制减法计数器.ms13
219KB
一百进制减法器.png
16KB
10进制减法计数器.ms13
128KB
共 8 条
1
评论
收藏
内容反馈
立即下载
资源评论
资源反馈
评论星级较低,若资源使用遇到问题可联系上传者,3个工作日内问题未解决可申请退款~
联系上传者
评论
玛尔甘尼斯
粉丝: 0
资源:
1
私信
上传资源 快速赚钱
我的内容管理
展开
我的资源
快来上传第一个资源
我的收益
登录查看自己的收益
我的积分
登录查看自己的积分
我的C币
登录后查看C币余额
我的收藏
我的下载
下载帮助
前往需求广场,查看用户热搜
最新资源
Playmaker的生态系统插件,搭配Playmaker使用!
编译原理 实验二(含报告)
Java毕业设计-保险业务管理系统(完整源码)-管理系统毕业设计-毕设源代码
1.wmv
java+mysql简单上传下载实现
原子哥,自己用aaaa
原子哥,自己用111111
原子哥,自己用aaaa
原子哥,自己用aaaaa
GDALdddddddddddddd
资源上传下载、课程学习等过程中有任何疑问或建议,欢迎提出宝贵意见哦~我们会及时处理!
点击此处反馈
安全验证
文档复制为VIP权益,开通VIP直接复制
信息提交成功