没有合适的资源？快使用搜索试试~
我知道了~
文库首页
开发技术
硬件开发
91-Vivado XADC IP核设计.7z
91-Vivado XADC IP核设计.7z
1.该资源内容由用户上传，如若侵权请联系客服进行举报
2.虚拟产品一经售出概不退款（资源遇到问题，请及时私信上传者）
版权申诉
FPGA
VerilogHDL
Vivado
0 下载量
90 浏览量
2021-04-29
23:49:13
上传
评论
收藏
134KB
7Z
举报
温馨提示
五一特惠：¥99.90
149.90
Vivado XADC IP核设计，Vivado仿真工程。
资源推荐
资源评论
Vivado使用IP设计方法指导(详细)
浏览：126
Vivado安装、生成bit文件及烧录FPGA的简要流程,实用的教程
xilinx vivado xadc IP core code
浏览：91
4星 · 用户满意度95%
利用xilinx vivado硬件开发套件中的IP核开发的XADC应用，可供参考，也可直接用于FPGA开发中XADC的配置。
vivado ip custom manual
浏览：72
xilinx vivado用户操作手册之IP创建、订制和打包用户手册
XADC功能介绍和使用指南.pdf
浏览：72
5星 · 资源好评率100%
XADC 是内嵌在 Xilinx 7 系列 FPGA 芯片和 Zynq7000 可编程 SOC 芯片中的的高速 AD 转换器模块。 该模块内有两个 12 位 AD 转换器（ 确保 10 位可靠精度） ， 采样速率达到每秒 1 兆次。 XADC 可测量多 达 17 个外部模拟通道的输入信号， 同时还能对芯片的温度和供电电压进行监测和报警。 XADC 能自动 循环扫描所有的模拟输入通道， 大大地减轻了
基于FPGA的XADC实现
浏览：154
5星 · 资源好评率100%
FPGA Basys3 XADC verilog代码 xilinx
35-Vivado ILA IP设计.7z
浏览：87
Vivado ILA IP设计,Vivado仿真工程
33-Vivado DDS IP设计.7z
浏览：124
Vivado DDS IP设计,Vivado仿真工程
84-Vivado SRIO IP核设计.7z
浏览：2
5星 · 资源好评率100%
Vivado SRIO IP核设计，Vivado仿真工程。
76-Vivado GTX IP核设计.7z
浏览：50
5星 · 资源好评率100%
Vivado GTX IP核设计，Vivado仿真工程。
37-Vivado FIR IP设计.7z
浏览：164
Vivado FIR IP设计,Vivado仿真工程
79-Vivado QSGMII IP核设计.7z
浏览：130
5星 · 资源好评率100%
Vivado QSGMII IP核设计，Vivado仿真工程。
20201009_约束文件ug903-vivado-using-constraints.pdf
浏览：52
20201009_约束文件ug903-vivado-using-constraints.pdf
ug994-vivado-ip-subsystems.pdf
浏览：53
Vivado Design Suite User Guide Designing IP Subsystems Using IP Integrator Vivado Design Suite UG994 (v2022.2) October 19, 2022
ug908-vivado-programming-debugging.pdf
浏览：39
ug908-vivado-programming-debugging.pdf
92-Vivado DDR3 IP核设计.7z
浏览：6
Vivado DDR3 IP核设计，Vivado仿真工程。
26-Vivado MMCM IP设计.7z
浏览：140
5星 · 资源好评率100%
Vivado MMCM IP设计,Vivado仿真工程
25-Vivado PLL IP设计.7z
浏览：93
Vivado PLL IP设计,Vivado仿真工程
30-Vivado Subtracter IP设计.7z
浏览：20
Vivado Subtracter IP设计,Vivado仿真工程
24-Vivado ROM IP设计.7z
浏览：160
Vivado ROM IP设计,Vivado仿真工程
51-Vivado PCIE IP核定制.7z
浏览：132
5星 · 资源好评率100%
Vivado PCIE IP核定制,Vivado仿真工程.
90-Vivado Aurora IP核设计.7z
浏览：178
5星 · 资源好评率100%
Vivado Aurora IP核设计，Vivado仿真工程。
99-Vivado ibert IP核设计.7z
浏览：125
Vivado ibert IP核设计，Vivado仿真工程。
ug871-vivado-high-level-synthesis-tutorial.pdf
浏览：63
UG871 - Vivado Design Suite Tutorial: High-Level Synthesis (v2019.1)，UG871文档最新版本，适用于vivado 2017以及之后的版本
32-Vivado Shift Register IP设计.7z
浏览：59
Vivado Shift Register IP设计,Vivado仿真工程
27-Vivado Multiplier IP设计.7z
浏览：171
5星 · 资源好评率100%
Vivado Multiplier IP设计,Vivado仿真工程
28-Vivado Divider IP设计.7z
浏览：173
5星 · 资源好评率100%
Vivado Divider IP设计,Vivado仿真工程
29-Vivado Adder IP设计.7z
浏览：127
5星 · 资源好评率100%
Vivado Adder IP设计,Vivado仿真工程
21-Vivado FIFO IP设计.7z
浏览：44
5星 · 资源好评率100%
Vivado FIFO IP设计,Vivado仿真工程
23-Vivado RAM IP设计.7z
浏览：87
Vivado RAM IP设计,Vivado仿真工程
评论
收藏
内容反馈
1.该资源内容由用户上传，如若侵权请联系客服进行举报
2.虚拟产品一经售出概不退款（资源遇到问题，请及时私信上传者）
版权申诉
五一特惠：¥99.90
149.90
资源评论
资源反馈
评论星级较低，若资源使用遇到问题可联系上传者，3个工作日内问题未解决可申请退款~
联系上传者
评论
宁静致远dream
粉丝: 2314
资源:
104
私信
上传资源 快速赚钱
我的内容管理
展开
我的资源
快来上传第一个资源
我的收益
登录查看自己的收益
我的积分
登录查看自己的积分
我的C币
登录后查看C币余额
我的收藏
我的下载
下载帮助
前往需求广场，查看用户热搜
最新资源
图新地球图源清晰度比较高的图源
微信小程序-侧滑布局源码.zip
微信小程序-步步高字典源码.zip
STM32 F0 F1 F2 F3 F4 F7 L1 W 全系列AD原理图库PCB封装库（AD集成库）.zip
51单片机的1602时钟、具有闹钟等功能
4_springmvc333.zip
exp1.cpp
基于51单片机和HC-05蓝牙模块、Lcd模块、DS18B20温度传感器模块利用串口通信进行环境监测
main.c
基于51单片机设计的火灾报警器，传感器包括烟雾，光强，温度传感器
资源上传下载、课程学习等过程中有任何疑问或建议，欢迎提出宝贵意见哦~我们会及时处理！
点击此处反馈
安全验证
文档复制为VIP权益，开通VIP直接复制
信息提交成功
