fpga时序约束

所需积分/C币：9 2017-11-01 19:32:28 541KB PDF
4
收藏 收藏
举报
版权声明
版权声明：该资源内容由用户上传，如若侵权请选择举报

第九章-XILINX-FPGA设计技术1-时序约束，对于xilinx旗下fpga时序约束以及结合pcb布局走线计算时延具有参考意义
时序约束的作用 时序约束有何作用? 实现工具努力的参考以满足性能要求; 通过使相关谡辑尽可能靠近的布局改进设计性能; 无时序约束的布局 该设计无时序约束或管脚锁 P10 P8 P6 PL P84 P82P80P78 P9 P7 PS P3 Pa3 P81P79P77 定 12345878510 由 注意布局的逻辑结构和 管脚 2345785 10 124567B510 P35P3TP39 P41 P45 P47 P49P51 P35 P36 P4P44 P4P4PS0 带时序约束的布局 与上页设计相同,带全局时 P10 P8 P6 P4 P84 P82P80P78 P9 PT PS P3 P83 P81P79P77 序约束 2545g 510 注意接近○管脚的逻辑布局 鱼由 将片内谡辑移动接近l○管 4 脚将改进片内和片外的时序 8 5rnu3 10 56 P35P3TP39 P41 P45 P47P49PS1 P35 P36 POPL Pd6P LBPSU 时序约束被用来限定你的设计目标 紧的肘序约束将增加编峄肘问 √不实际的约束将引起实现工具停止 √利用综合报告或映射后报告确定你的约束是否合理 在实现完成后,浏览布局布线后静态肘序分析报告确定 你的肘序目标是否满足(重要!) √如果约束没有满足,阅读该报告确定原因 路径结束点 丙种类型路径结束点 √V/O○端口 √肘序器件(寄存器,锁存器,RAM) 路径结束点 生成时序约束在西步 Step 1:产生分组路径结束点 √Step2:按照分组限定射序要求 路径结束点 全局肘序约束利用默认的分组路径结束点 全部寺存器,全部l/O端口,等等

...展开详情
试读 36P fpga时序约束
立即下载 低至0.43元/次 身份认证VIP会员低至7折
温馨提示：虚拟产品一经售出概不退款(使用遇到问题,请及时私信上传者)
一个资源只可评论一次，评论内容不能少于5个字
您会向同学/朋友/同事推荐我们的CSDN下载吗？
谢谢参与！您的真实评价是我们改进的动力~
笨笨的猪头三
码龄4年
暂无认证

  • 签到新秀

    累计签到获取，不积跬步，无以至千里，继续坚持！

  • 分享宗师

    成功上传21个资源即可获取
关注 私信 TA的资源
上传资源赚积分or赚钱
    最新推荐
    fpga时序约束 9积分/C币 立即下载
    1/36
    fpga时序约束第1页
    fpga时序约束第2页
    fpga时序约束第3页
    fpga时序约束第4页
    fpga时序约束第5页
    fpga时序约束第6页
    fpga时序约束第7页
    fpga时序约束第8页

    试读结束， 可继续读3页

    9积分/C币 立即下载 ＞