下载  >  开发技术  >  硬件开发  > SystemVerilog验证++测试平台编写指南.rar

SystemVerilog验证++测试平台编写指南.rar 评分:

SystemVerilog验证测试平台编写指南,中文原书第二版,Systemverilog绿皮书,芯片验证入门经典书籍

...展开详情
2019-09-09 上传 大小:24.48MB
举报 收藏
分享
SystemVerilog验证 测试平台编写指南.pdf

SystemVerilog验证 测试平台编写指南.pdf

立即下载
SystemVerilog(推荐看).rar

该文档适用于SystemVerilog初学者看,非常经典的书籍

立即下载
SystemVerilog验证 测试平台编写指南(第二版)(中文)

这是《SystemVerilog验证 测试平台编写指南(第二版)》的中文版。高清的电子版。

立即下载
SystemVerilog验证 测试平台编写指南pdf中文版

SystemVerilog验证 测试平台编写指南第二版pdf中文版,支持目录标签的使用。

立即下载
SystemVerilog验证测试平台编写指南(中文带书签版)

SystemVerilog中文版入门教程,里面带有书签方便查看,语法、例子都有

立即下载
SystemVerilog视频教程在线

SystemVerilog简称为SV语言,是一种相当新的语言,它建立在Verilog语言的基础上,是 IEEE 1364 Verilog-2001 标准的扩展增强,兼容Verilog 2001,并新近成为下一代硬件设计和验证的语言。

立即下载
A-Practical-Guide-for-SystemVerilog-Assertions中文版

中文版清华出版的A-Practical-Guide-for-SystemVerilog-Assertions,学习systemverilog断言的经典书籍

立即下载
A Practical Guide for SystemVerilog Assertions

大名鼎鼎的SVA,权威教材。详细介绍了systemverilog assertion,并有大量实例,值得一读。

立即下载
SystemVerilog验证测试平台编写指南

SystemVerilog验证测试平台编写指南,学习SV书籍。 SystemVerilog验证测试平台编写指南,学习SV书籍。

立即下载
SystemVerilog验证 测试平台编写指南

SystemVerilog验证 测试平台编写指南

立即下载