下载 >  开发技术 >  硬件开发 > DDS的VERILOG原代码

DDS的VERILOG原代码 评分:

用Verilog实现的DDS,带部分注释
2009-06-11 上传大小:1KB
立即下载 开通VIP
分享
收藏 举报

评论 共1条

wychgfs 该资源貌似在12.4版本中不能直接使用
2013-10-23
回复
基于fpga的dds的信号发生器verilog源代码

基于fpga的dds的信号发生器verilog源代码,核心为epc10ec8e22.

立即下载
verilog实现DDS

ise+modelsim下仿真实现DDS

立即下载
最完整的altera实现DDS正弦波、方波、三角波发生器Verilog程序用QuartusII工程.rar

最完整的altera实现DDS正弦波、方波、三角波发生器Verilog程序用QuartusII工程,本资源是全网最全面的,分为代码和文本二部分。并在友晶科技板子上验证过。

立即下载
FPGA实现DDS正弦波、方波、三角波发生器Verilog程序(已验证)

FPGA实现DDS正弦波、方波、三角波发生器Verilog程序(已经在Altera的CycloneIII的DE0板子上试验成功验证),所有代码均在此txt文档里面,只不过里面调用了三个rom查找表(地址宽度10bit,数据宽度10bit)只需要你自己加进去就行了(Quartus里面有这个模块)。我的板子验证时能跑到16M,系统时钟最好选高一点,我选的是150M,呵呵

立即下载
FPGA实现DDS正弦波、方波、三角波发生器Verilog程序(已验证)Quartus工程文件

鉴于上次传的只有Verilog代码,怕对于像半年前的我一样的初学者仍然会遇到很大困难,现特把本人课程设计的整个Quartus工程文件一并上传,希望有用。用时只需用Quartus打开工程文件即可编译运行,频率可达16M没问题

立即下载
FPGA dds 正弦波信号发生器 verilog

FPGA dds 正弦波信号发生器 verilog。。。。。。。。。

立即下载
在FPGA中实现DDS(波形可选,频率可调,signaltap ii调试,有注释)

代码为verilogHDL编写,有三个按键:一个控制波形(方波和正弦波),一个控制频率增加,一个控制频率降低。代码有注释,并在signaltap ii中验证成功。

立即下载
基于fpga的dds可调频(1-20MHZ),调幅,调相

基于fpga的dds可调幅 调频(1HZ-20M)调相,输出正弦波,方波,锯齿波,三角波

立即下载
Verilog 实现DDS 产生正弦波

Verilog 实现DDS 产生正弦波 //******************顶层模块***********************// module ddS_top(clk,sin_out,dac_en,dac_rst,dac_sync,clk_p,clk2); input clk; //AD 时钟源 input clk2; //DA 时钟源 output[15:0] sin_out; output reg clk_p; output dac_sync; output dac_rst; output dac_en; wire[9:0] out_data; wire[9:0] address

立即下载
基于xlinx FPGA的简单DDS 正弦波 和方波发生器

基于xlinx FPGA的简单采用DDS的方法 产生正弦波 ,本程序利用分频的方式可以产生1-25M任意频率的方波信号

立即下载
fpga DDS实现正弦波,频率可调

用fpga完成DDS原理来实现正弦波,且频率可调,本人在自己的实验板测试成功

立即下载
FPGA实现直接数字频率合成(DDS)的原理、电路结构和优化方法

DDS在相对带宽、频率转换时间、相位连续性、正交输出、高分辨力以及集成化等方面都远远超过了传统频率合成技术所能达到的水平,为系 统提供了优于模拟信号源的性能。利用DDS技术可以很方便地实现多种信号。本设计的核心部分正是基于DDS技术,进行所需中频信号源的设计。

立即下载
基于单片机与DDS的多功能正弦信号发生器设计.doc

基于单片机与DDS的多功能正弦信号发生器设计

立即下载
基于FPGA的DDS调频信号的研究与实现*

本文从DDS基本原理出发,利用FPGA来实现DDS调频信号的产生,重点介绍了其原理和电路设计,并给出了FPGA设计的仿真和实验,实验结果表明该设计是行之有效的。

立即下载
用VERILOG编写的DDS

用VERILOG编写的DDS,已经经过仿真.

立即下载
VERILOG 实现dds功能

使用Verilog 实现DDS功能 内部采用32位控制字 有注释 结构正确

立即下载
DDS verilog程序

DDS 的Verilog程序,包含原理说明

立即下载
verilog HDL 编写的DDS(数字频率合成)模块,有注释

verilog HDL 编写的DDS(数字频率合成)模块,有注释 DDS 波形发生 Verilog 数字频率合成 Xilinx

立即下载
基于EDA的正弦信号发生器设计

正弦信号发生器是产生、显示与分析波形的电子设备。常运用于企业的研发、教学科研等领域。目前常用的低频正弦波信号发生器的调节范围不大,价格也在中低档位。若要求信号稳定、失真度小、性价比高的正弦波信号发生器,可以研究设计一种基于EDA技术的产品。 本设计论述了基于EDA技术、运用QUARTUS II软件,以可编辑逻辑器件FPGA为核心,采用DDS(直接数字频率合成技术)实现正弦波信号发生器的设计原理、软硬设计、功能仿真、硬件下载的全过程并且给出了软硬件测试结果。本设计实现了系统功能,满足了设计要求。此设计方法具有一定的先进性,具有较好的推广应用价值。

立即下载
verilog DDS

FPGA verilog DDS 模块 一块DDS芯片中主要包括频率控制寄存器、高速相位累加器和正弦计算器三个部分(如Q2220)。频率控制寄存器可以串行或并行的方式装载并寄存用户输入的频率控制码;而相位累加器根据频率控制码在每个时钟周期内进行相位累加,得到一个相位值;正弦计算器则对该相位值计算数字化正弦波幅度(芯片一般通过查表得到)。DDS芯片输出的一般是数字化的正弦波,因此还需经过高速D/A转换器和低通滤波器才能得到一个可用的模拟频率信号。

立即下载
--> -->
img

spring mvc+mybatis+mysql+maven+bootstrap 整合实现增删查改简单实例.zip

资源所需积分/C币 当前拥有积分 当前拥有C币
5 0 0
点击完成任务获取下载码
输入下载码
为了良好体验,不建议使用迅雷下载
img

DDS的VERILOG原代码

会员到期时间: 剩余下载个数: 剩余C币: 剩余积分:0
为了良好体验,不建议使用迅雷下载
VIP下载
您今日下载次数已达上限(为了良好下载体验及使用,每位用户24小时之内最多可下载20个资源)

积分不足!

资源所需积分/C币 当前拥有积分
您可以选择
开通VIP
4000万
程序员的必选
600万
绿色安全资源
现在开通
立省522元
或者
购买C币兑换积分 C币抽奖
img

资源所需积分/C币 当前拥有积分 当前拥有C币
5 4 45
为了良好体验,不建议使用迅雷下载
确认下载
img

资源所需积分/C币 当前拥有积分 当前拥有C币
3 0 0
为了良好体验,不建议使用迅雷下载
VIP和C币套餐优惠
img

资源所需积分/C币 当前拥有积分 当前拥有C币
5 4 45
您的积分不足,将扣除 10 C币
为了良好体验,不建议使用迅雷下载
确认下载
下载
您还未下载过该资源
无法举报自己的资源

兑换成功

你当前的下载分为234开始下载资源
你还不是VIP会员
开通VIP会员权限,免积分下载
立即开通

你下载资源过于频繁,请输入验证码

您因违反CSDN下载频道规则而被锁定帐户,如有疑问,请联络:webmaster@csdn.net!

举报

若举报审核通过,可返还被扣除的积分

  • 举报人:
  • 被举报人:
  • *类型:
    • *投诉人姓名:
    • *投诉人联系方式:
    • *版权证明:
  • *详细原因: