没有合适的资源?快使用搜索试试~
我知道了~
文库首页
网络技术
网络基础
可综合的8位串并转换verilog代码
可综合的8位串并转换verilog代码
verilog
5星
· 超过95%的资源
需积分: 32
151 下载量
189 浏览量
2011-09-20
09:40:41
上传
评论
3
收藏
351B
V
举报
温馨提示
立即下载
简单的串行数据到8位并行数据的转换,verilog语言描述
资源推荐
资源评论
串并转换Verilog
浏览:72
串并转换 仿真通过.
串并转化verilog
浏览:62
5星 · 资源好评率100%
利用verilog语言编写的串并转换模块,已经经过验证通过。
串并转换 verilog
浏览:97
5星 · 资源好评率100%
串并转换 verilog
verilog串并转换
浏览:5
verilog编写 实现1:8串并转换输出 用于降速处理
串并转换Verilog代码设计
浏览:126
自己编写的串并转换verilog 代码,经过Modelsim 软件仿真,验证了设计的正确性。
verilog并串/串并转换
浏览:122
采用verilog语言编写其代码。文件中有8位和16位并串转换代码和测试文件,其中8位并串转换有a和b两种方法实现
串并转换与并串转换的Verilog实现
浏览:91
4星 · 用户满意度95%
quartus环境下工程,自己写的sipo和piso两个模块,用verilog分别实现串并转换和并串转换,通俗易懂
基于FPGA的verilog实现8位到16位汉明码编码
浏览:164
基于Cyclone,通过verilog语言实现8位数据转16位的汉明码。
将串行数据转换为14bit数据的verilog代码
浏览:158
将串行数据转换为14bit数据的verilog代码,ADS1278采集回来的数据是1bit的串行数据,每24bit为一个数,将该数通过APB总线传输至CORTEXM3核中,然后上传至上位机。
FPGA串并转换代码(verilog)
浏览:103
4星 · 用户满意度95%
FPGA串并转换代码 (verilog) 可用.
x-hdl: verilog vhdl 代码转换
浏览:40
5星 · 资源好评率100%
按照说明安装即可 轻松破解 方便易用 vista测试可用 没有win7所以没测试过win7下安装可否 有安装过的 请给大家分享下经验
完全可综合的SPI模块verilog代码
浏览:36
附件有详细的设计规格书。Features - Compatible with Motorola's SPI specifications - Enhanced Motorola MC68HC11 Serial Peripheral Interface - 4 entries deep read FIFO - 4 entries deep write FIFO - Interrupt gen
异步fifo的verilog实现的代码,可用于asic综合
浏览:164
5星 · 资源好评率100%
异步fifo的verilog实现的代码,可用于asic综合
arm 可综合 verilog 代码(有testbench和uclinux)
浏览:82
arm 可综合 verilog 代码 用synplify 综合了一下 16000多门 可以跑uclinux(我的电脑不行再modelsim下跑了一下,就傻呼傻呼的不动了) 看了一下代码,不怎么懂,共享出来大家一起研究一下,要是谁对此写了博客,留个地址! 文件包括 arm6.v tb_sp.v uclinux0.bin boot0.bin
用VERILOG HDL语言实现并串、串并接口的转换
浏览:48
4星 · 用户满意度95%
用VERILOG HDL语言实现并串、串并接口的转换,很好地学习资料,你值得一看!
verilog8位寄存器
浏览:84
3星 · 编辑精心推荐
verilog初学者设计8位寄存器,提供verilog源代码,里面不含仿真文件。
Verilog HDL 串入并出转换器
浏览:155
一个串入并出转换器。输入是8bit数据,输出是32bit数据。给出AMSD图和HDL设计描述。并给出测试脚本和仿真结果。
串并转换verilog实现.rar
浏览:41
推荐了串并转换相关的书籍,实现了串并转换的代码
Verilog编写串并转换,包含modsim编写的testbench文件
浏览:9
Verilog编写串并转换,包含modsim编写的testbench文件
串并转换,并串转换
浏览:166
利用matlab实现串并转换和并串转换的源代码
FPGA串口8位转32位收发数据
浏览:189
4星 · 用户满意度95%
此为FPGA串口8转32位收发数据,笔者亲测可用,接收与发送数据都进行了32位的转化,希望可以帮助到有需要的朋友们
FPGA 8位串口输入转16位SPI输出
浏览:181
5星 · 资源好评率100%
如题,这是我用verilog编写的8位串口输入转16位SPI输出,经仿真验证正确无误,请大家指点
同步fifo的asic上可综合verilog代码
浏览:187
5星 · 资源好评率100%
同步fifo的asic上可综合verilog代码
综合工具不支持的verilog代码.
浏览:195
verilog已经成为行业主流,这里是verilog不支持的综合类型。
基于FPGA实现AD转换的verilog代码
浏览:13
5星 · 资源好评率100%
通过利用QuatrusII软件编写verilog的AD转换代码,使用USB blaster将代码 下载到FPGA开发板中,外接10MHz信号源,从而可将模拟信号转换为数字信号
24bit的ecc校验的编码和译码的verilog代码,可用于asic综合
浏览:201
5星 · 资源好评率100%
24bit的ecc校验的编码和译码的verilog代码,可用于asic综合
vhdl与verilog转换软件(真的),免费-综合文档
浏览:52
vhdl与verilog转换软件(真的),免费,x-hdl[1]……
串并 并串转换
浏览:12
用VHDL实现串并转换 并串转换。用modelism仿真验证程序可以使用。
ecc16bit的编码和译码的verilog代码,可用于asic仿真和综合
浏览:189
4星 · 用户满意度95%
ecc16bit的编码和译码的verilog代码,可用于asic仿真和综合
评论
收藏
内容反馈
立即下载
资源评论
资源反馈
评论星级较低,若资源使用遇到问题可联系上传者,3个工作日内问题未解决可申请退款~
联系上传者
评论
刀演秦义
2014-06-11
不错 非常有用
吉吉nancy
2015-04-13
有一定参考价值,谢谢
tracyfive
2012-12-05
非常实用,感谢楼主谢谢
qq511937149
2014-04-02
不错 非常有用
丁凤
2012-10-13
谢谢 很有用的 对于感刚开始学习verilog的童鞋
1
2
前往
页
luosu20062075
粉丝: 2
资源:
4
私信
上传资源 快速赚钱
我的内容管理
展开
我的资源
快来上传第一个资源
我的收益
登录查看自己的收益
我的积分
登录查看自己的积分
我的C币
登录后查看C币余额
我的收藏
我的下载
下载帮助
前往需求广场,查看用户热搜
最新资源
17140651791633322948657261738571.png
黑马智慧物业小区模块功能代码
超微主板 X9DRL-3F bios 支持nvme启动
超微主板 X9DRH-7F bios 支持nvme启动
159862100195409mztqggpjb_156074 (1).apk
www.3b7d7.m3u8.m3u8
Volumetric Light Beam 1.85
脚本.sql
python114基于OpenCV全景图像拼接系统.rar
python107web服务统一身份认证协议设计.rar
资源上传下载、课程学习等过程中有任何疑问或建议,欢迎提出宝贵意见哦~我们会及时处理!
点击此处反馈
安全验证
文档复制为VIP权益,开通VIP直接复制
信息提交成功
- 1
- 2
前往页