下载 >  课程资源 >  专业指导 > 简单CPU的Verilog设计

简单CPU的Verilog设计 评分:

本资料中包含了运算器ALU的设计源码、存储器的设计源码、控制器的设计源码、还有CPU的整体设计源码
2011-01-12 上传大小:78KB
分享
收藏 (7) 举报

评论 共9条

zhb9103 缺少东西, ir和PC都没有, 跑不通。
2019-02-19
回复
qq_34874102 下错了重下
2018-03-29
回复
qq_32884857 看源码可以看懂,还行
2016-06-01
回复
dr_zhuyanhua 这个用来做参考很不错啊!
2014-05-13
回复
airrery 不错,具有一定的参考价值~学习verilog的可以参考一下
2014-03-18
回复
liuminquan2010 四个文档>。<~没有标准的直接载入的源码~
2014-01-16
回复
pkyou81 非常详细,非常好!,可以参考一下
2013-12-08
回复
u012027305 讲解很详细,非常好!
2013-11-13
回复
daijia117 四个文档>。<~没有标准的直接载入的源码~
2012-12-13
回复
cpuverilogHDL的简易实现

用verilogHDL实现简易功能的CPU,有寄存器、运算器、内存、控制器等功能。

立即下载
verilog语言写的简单的CPU

verilog编写的一个简单的CPU,可以实现加减乘除等指令,对于获取设计CPU的经验是很有帮助的!

立即下载
简易CPU之verilog设计(原创)

当年交的单周期CPU设计作业,现在看来挺烂的 好的先不发

立即下载
简单的4位CPU的verilog实现与仿真

我花了半个月编出来的,CPU含8条指令AND、OR、NOT、ADD、SUB、LAD、STO、JMP

立即下载
Verilog单周期CPU配套源码

Verilog单周期CPU配套源码,两个压缩包一个是完整的工程,一个是可以直接导入的函数库,任选一个即可。关于本代码的详细解释请移步于本人博客:https://blog.csdn.net/Accelerato/article/details/86546751

立即下载
多周期CPU的设计与Verilog实现

多周期CPU的实现,在15版的vivado上可以打开,如果需要看到仿真的波形图,可以跑仿真,调节相关参数即可显示出来

立即下载
精简指令集的8位CPU的verilog源代码

verilog设计的精简指令集8位CPU源代码,里面有验证平台,以及后端DC的综合报告,门级网表,以及覆盖率报告。

立即下载
数字电路课程CPU设计verilog完整代码+报告+设计图)

数字电路课程大作业,花了三天写完了一个比较简单版本的(16位二进制命令,8位数据,可实现加减绝对值等多种功能),自主设计CPU自主编写代码,附加英文report,开发环境ISE(课堂上认真做的和抄的分数差不多,所以来这里赚点积分吧,也不荒废做了几天的苦力,本科生可参考)

立即下载
MIPS五级流水线CPU(verilog实现)

计算机组成原理课程实验:一个MIPS五级流水线CPU 内含全部源代码和实验文档,verilog实现,开发平台为ISE

立即下载
8 位cpuverilog实现

8 位cpu的verilog实现 verilog代码

立即下载
vivado简单流水线cpu设计

计算机组成 简单流水线cpu的设计 1.解决数据冒险和结构冒险 2.实现周期结束后各阶段的锁存 3.实现内部前推

立即下载
简单的16位cpu设计

简单的十六位cpu课程设计,vhdl方向,非常适合学习eda课程的同学使用

立即下载
CPU五级流水线verilog源代码

使用了verilog写的五级流水线。处理过了hazard,还有stall。

立即下载
基于MIPS指令集的32位CPU设计与Verilog语言实现_流水线CPU

用Verilog语言设计的流水线CPU,资源里包含了源代码及流水线CPU结构图,与大家分享下。

立即下载
8位CPU的设计与实现

参考所给的16位实验CPU的设计与实现,体会其整体设计思路,并理解该CPU的工作原理。在此基础上,对该16位的实验CPU(称为ExpCPU-16)进行改造,以设计得到一个8位的CPU。总的要求是将原来16位的数据通路,改成8位的数据通路,即: 1.将原来8位的OP码,改成4位的OP码; 2.将原来8位的地址码(包含2个操作数),改成4位的地址码(包含2个操作数)。 在上述总要求的基础上,对实验CPU的指令系统、ALU、控制器、寄存器、存储器进行相应的改造。

立即下载
五级流水线MIPS指令集cpu设计verilog语言,通过modelsim与ISE并下载FPGA验证(计算机组成原理)

五级流水线MIPS指令集cpu设计,verilog语言,通过modelsim与ISE并下载FPGA验证(计算机组成原理)

立即下载
基于fpga的简易微处理器实现

实现操作码操作数的识别,对操作数进行+1,-1操作,是学习quartus和modelsim的入门级资料。包含verilog源码,激励文件,仿真结果文件。

立即下载
基于verilog的多周期CPU设计

本项目主要利用Verilog语言设计一一个基于MIPS架构的CPU。分别设计指令存储器、寄存器堆、ALU、取指令部件、数据存储器、立即数处理单元、主单元控制器、ALU控制单元。将这些单元连城数据通路,再结合控制单元合成CPU下板验证。并基于该cpu完成了串口收发数据的驱动,并下板测试,功能正确。该代码是基于EP4CE10F17C8开发板的,可直接下板,其他开发板只需稍做改变即可用

立即下载
流水线CPU Verilog设计

流水线CPU 包括转发暂停等功能,支持mips除eret ,mtc0,mfc0外所有指令(包括乘除运算,读写hi lo,取字节等等)乘除分别需要5,10个周期,代码能通过测试。

立即下载
基于mips的5级流水cpu verilog

基于mips的基本5级流水线cpu verilog实现 有结构图

立即下载

热点文章

img

spring mvc+mybatis+mysql+maven+bootstrap 整合实现增删查改简单实例.zip

资源所需积分/C币 当前拥有积分 当前拥有C币
5 0 0
点击完成任务获取下载码
输入下载码
为了良好体验,不建议使用迅雷下载
img

简单CPU的Verilog设计

会员到期时间: 剩余下载个数: 剩余C币: 剩余积分:0
为了良好体验,不建议使用迅雷下载
VIP下载
您今日下载次数已达上限(为了良好下载体验及使用,每位用户24小时之内最多可下载20个资源)

积分不足!

资源所需积分/C币 当前拥有积分
您可以选择
开通VIP
4000万
程序员的必选
600万
绿色安全资源
现在开通
立省522元
或者
购买C币兑换积分 C币抽奖
img

资源所需积分/C币 当前拥有积分 当前拥有C币
5 4 45
为了良好体验,不建议使用迅雷下载
确认下载
img

资源所需积分/C币 当前拥有积分 当前拥有C币
3 0 0
为了良好体验,不建议使用迅雷下载
VIP和C币套餐优惠
img

资源所需积分/C币 当前拥有积分 当前拥有C币
5 4 45
您的积分不足,将扣除 10 C币
为了良好体验,不建议使用迅雷下载
确认下载
下载
您还未下载过该资源
无法举报自己的资源

兑换成功

你当前的下载分为234开始下载资源
你还不是VIP会员
开通VIP会员权限,免积分下载
立即开通

你下载资源过于频繁,请输入验证码

您因违反CSDN下载频道规则而被锁定帐户,如有疑问,请联络:webmaster@csdn.net!

举报

  • 举报人:
  • 被举报人:
  • *类型:
    • *投诉人姓名:
    • *投诉人联系方式:
    • *版权证明:
  • *详细原因: