没有合适的资源?快使用搜索试试~
我知道了~
文库首页
课程资源
嵌入式
8B10B代码(Verilog)
8B10B代码(Verilog)
共7个文件
vhd:4个
v:2个
bmp:1个
8B10B,
数字通讯
4星
· 超过85%的资源
需积分: 28
49 下载量
166 浏览量
2016-07-09
23:30:58
上传
评论
2
收藏
36KB
RAR
举报
温馨提示
立即下载
8B10B源代码, 高级资源, ISE14.7亲试可用。
资源推荐
资源详情
资源评论
基于FPGA的8b10b编解码verilog实现
浏览:193
5星 · 资源好评率100%
本设计是采用EDA技术设计的一种8B /10B 编解码电路,实现了在高速的串行数据传输中的直流平衡。利用verilog HDL 逻辑设计语言,经过modelsim、quartus II的仿真和下载验证,实现其编码和解码的功能。 该编解码电路设计大体上可以由五个模块构成,分别是默认编码模块、差异度计算模块、编码校正模块、并串转换模块、显示模块。 采用Verilog HDL 描述、modelsim 1
Verilog8b10b编码
浏览:169
3星 · 编辑精心推荐
采用Verilog语言编写8b10b编码代码,其基于查找表方法而不是逻辑关系,易于理解
基于FPGA的verilog实现8b-10b编码器包括testbench,包含仿真操作录像,中文注释
浏览:13
5星 · 资源好评率100%
1.版本:vivado2019.2,包含仿真操作录像,操作录像使用windows media player播放。 2.领域:8b-10b编码器 3.内容:verilog实现8b10b编码器包括testbench,使用版本为vivado20192 module encode_8b10b(dtin, dtout,clk, reset); input[9:0] dtin; output[9:0] d
8B10B编解码及FPGA实现(转)
浏览:75
8B10B编解码及FPGA实现(转)
基于FPGA的8B/10B编解码设计
浏览:52
为提高8B/10B编解码的工作速度和简化逻辑方法,提出一种基于FPGA的8B/10B编解码系统设计方案。与现有的8B/10B编解码方案相比,该方案是一种利用FPGA实现8B/10B编解码的模块方法,接收模块在收到外部发送的并行数据时,通过直接查找映射的方法转换成利于传输的串行信号。串行信号经串并行转换模块,将数据经10B/8B解码模块解码还原成原始数据。为了更好实现数据的传输,系统加入了极性偏差R
encode_cell.rar_8B10B编解码_8b10b verilog_cell_verilog tb_cell_veri
浏览:197
5星 · 资源好评率100%
ISE14.7平台,实现verilog的8b10b编解码。
encode.rar_8B10B编码 verilog_8b10b_8b10b matlab_8b10b verilog_Veri
浏览:6
用verilog写的8B10B编码源代码。似乎有点难度来理解。这里并未使用case语句,而是完全的用的组合逻辑化简
B码编码的verilog代码
浏览:134
5星 · 资源好评率100%
B码编码的代码,直接可以给激励在modelsin进行仿真看结果!
FPGA设计曼彻斯特编解码Verilog源代码修改版
浏览:47
FPGA设计曼彻斯特编解码Verilog源代码 module md (rst,clk16x,mdi,rdn,dout,data_ready) ; // input rst ; input clk16x ; input mdi ; input rdn ; output [7:0] dout ; output data_ready ; reg clk1x_enable ; reg mdi1 ; reg
FPGA设计曼彻斯特编解码Verilog源代码.zip.zip
浏览:15
5星 · 资源好评率100%
FPGA设计曼彻斯特编解码Verilog源代码 module md (rst,clk16x,mdi,rdn,dout,data_ready) ; input rst ; input clk16x ; input mdi ; input rdn ; output [7:0] dout ; output data_ready ; reg clk1x_enable ; reg mdi1 ; reg m
B码解码的verilog代
浏览:80
5星 · 资源好评率100%
B码解码的verilog代码,1M时钟
查表法乘法器verilog HDL设计代码及其测试文件
浏览:151
查找表乘法器就是将乘积放在存储器中,将操作数作为地址访问存储器,得到的输出结果就是乘法器的运算结果。这种乘法器的运算速度就等于所使用的存储器的速度,一般用于较小规模的乘法器。
光纤通信8b 10源代码 verilog
浏览:74
4星 · 用户满意度95%
光纤通信8b 10源代码 verilog实现 解码编码等各个模块
8b10b_encdec.rar_8B10B解码_8b10b 解码_8b10b怎么解码_8b10b数据转换_8b10b编码解码
浏览:81
5星 · 资源好评率100%
8b10b转换编码、解码verilog源代码
8b10b_code.zip
浏览:159
8b10b编码器、解码器verilog code 8B/10B,也叫做8比特/10比特或8b10b。8b/10b方式最初由IBM公司于1983年发明并应用于ESCON(200M互连系统),由Al Widmer和Peter Franaszek在IBM的刊物“研究与开发”上描述。 8b...
8b10b Verilog.rar_8b10b_8b10b verilog编码_8bit/10bit_8bit/10bit Ve
浏览:159
8bit/10bit编码Verilog实现
verilog 8b10b编码解码
浏览:93
1.查表法8b10b编解码程序。简单仿真过。 2.test8b10b.v为测试程序,encoder8b10b_2.v为编码程序,decoder8b10b.v为解码程序。 3.发送端码表为8b10b.mif或者mem_8b10b.v,接收端码表为decoder3b4b.mif(mem_4b3b.v)和...
8B/10B编码器的设计与实现
浏览:184
用于JESD204B中的编码技术,详细描述了8B/10B编码的技术原理和方法,以及相应的verilog代码,对于理解编码技术非常有用,对于设计基于JESD204B接口的serdes十分有用
Xilinx aurora 8b10b 协议
浏览:133
Xilinx aurora 8b10b 协议,半导体行业硬件驱动接口开发编码协议。
8B10B编解码FPGA程序
浏览:174
8B10B编解码FPGA程序
10b编码器设计
浏览:114
10b编码器设计,bsh编码BCH 码是一种应用广泛而有效的码循环线性分组码,它具有纠正多重差 错的能力[
VHDL8b10b编解码
浏览:60
采用VHDL语言进行8b10b编解码代码的编写,在modelsim中进行RTL级仿真,得到仿真图
8B_10B.rar_8b 10b_8b/10b_8b/10b编码_FPGA 8b 10b 变换_code 8b verilog
浏览:195
基于fpga的8b 10转换编码,适合学习以及应用
8b—10b 编解码器设计
浏览:140
4星 · 用户满意度95%
本程序的功能是实现串口通信,采用232传输协议,编码方式为8B/10B转换,即一位起始位,8... [Giga8b10B v10.rar] - 可编程器件厂商Altera出品的8b10B编码器,用在现在通用的PCI-Express接口中,包含完全解密的源程序。
8B10B_ISE_VHDL
浏览:156
8B10B编码解码一体程序。 时钟恢复/字符边界校准/差分信号输入输出。 使用K.28.1作为IDLE码,即没有数据时,一直发送K.28.1。当有数据时,先发一个K23.7作为数据包帧头,发送完数据后再发一个K27.7作为数据包帧尾。
Matlab实现算术编码(arithmetic coding),输入一个字符串,输出编码和编码所需位数
浏览:58
######Matlab实现算术编码,代码功能:输入一个字符串,输出编码和编码所需位数################
收起资源包目录
8B-10B.rar
(7个子文件)
enc_8b10b_TB.vhd
7KB
decode.v
6KB
encode.v
4KB
8b10_enc.vhd
9KB
encdec_8b10b_TB.vhd
8KB
8b10_dec.vhd
7KB
8B-10B编码表.bmp
1.49MB
共 7 条
1
评论
收藏
内容反馈
立即下载
资源评论
资源反馈
评论星级较低,若资源使用遇到问题可联系上传者,3个工作日内问题未解决可申请退款~
联系上传者
评论
srcxiao
2018-04-26
资源很棒!!!!
臭猴子VS郑哥
2017-10-21
少了一些设计模块,在modelsim中不能进行代码仿真,得不到仿真结果
GNSS79
2017-10-18
相当可以资源!
bffgot
2017-09-07
不错 正好下载学习下
liuliuyiyiyuyu
粉丝: 1
资源:
2
私信
上传资源 快速赚钱
我的内容管理
展开
我的资源
快来上传第一个资源
我的收益
登录查看自己的收益
我的积分
登录查看自己的积分
我的C币
登录后查看C币余额
我的收藏
我的下载
下载帮助
前往需求广场,查看用户热搜
最新资源
CSP-j2023初赛
SpringKafka 动态配置监听消费 Example Code
oracle数据库函数说明汇总
铸铁检验平台 电机试验平台精度要求 试验台底座北重厂家
可以实现增删改遍历的双向链表
UP6500-195.CR1X
C#编程.zip0002
mqtt客户端调试软件
Kotlin.zip00002
Matlab实现SSA奇异谱分析信号分量可视化(完整源码和数据)
资源上传下载、课程学习等过程中有任何疑问或建议,欢迎提出宝贵意见哦~我们会及时处理!
点击此处反馈
安全验证
文档复制为VIP权益,开通VIP直接复制
信息提交成功