数字电路的上拉电阻、下拉电阻选用总结.pdf

所需积分/C币:33 2019-05-27 20:07:48 29KB PDF
收藏 收藏 2
举报

数字电路设计中上拉下拉电阻的选用方法,
选上拉电阻时: 500uAx84K=42即选大于8.4K时输出端能下拉至0.8∨以下,此为最小阻值, 再小就拉不下来了。如果输出口驱动电流较大,则阻值可减小,保证下拉时能低 于0.8V即可。 当输出高电平时,忽略管子的漏电流,两输入口需 200uA 200uAx15K=3V即上拉电阻压降为3V,输出口可达到2V,此阻值为最大阻值, 再大就拉不到2∨了。选10K可用。COMs]的可参考74HC系列 设计时管子的漏电流不可忽略,1O口实际电流在不同电平下也是不同的,上述 仅仅是原理,一句话概括为:输出高电平时要喂饱后面的输入口,输出低电平不 要把输出口喂撑了(否则多余的电流喂给了级联的输入口,高于低电平门值就 不可靠 在数字电路中不用的输入脚都要接固定电平,通过1k电阻接高电平或接地。 1.电阻作用: 接电组就是为了防止输入端悬空 减弱外部电流对芯片产生的干扰 保护cmos内的保护二极管,般电流不大于10mA,上拉和下拉、限流 1.改变电平的电位,常用在 TTL-CMOS匹配 2.在引脚悬空时有确定的状态 3.增加高电平输出时的驱动能力。 4、为○C门提供电流 那要看输出口驱动的是什么器件,如果该器件需要高电压的话,而输出口的输出 电压又不够,就需要加上拉电阻。 如果有上拉电阻那它的端口在默认值为高电平你要控制它必须用低电平才能控 制如三态门电路三极管的集电极,或二极管正极去控制把上拉电阻的电流拉下来 成为低电平。反之, 尤其用在接口电路中,为了得到确定的电平,一般采用这种方法,以保证正确的电 路状态,以免发生意外,比如,在电机控制中,逆变桥上下桥臂不能直通,如果它们 都用同一个单片机来驱动,必须设置初始状态.防止直通! 2、定义 上拉就是将不确定的信号通过一个电阻嵌位在高电平!电阻同时起限流作用! 拉同理! 上拉是对器件注入电流,下拉是输出电流 弱强只是上拉电阻的阻值不同,没有什么严格区分 对于非集电极(或漏极)开路输出型电路(如普通门电路)提升电流和电压的能 力是有限的,上拉电阻的功能主要是为集电极开路输出型电路输出电流通道。 3、为什么要使用拉电阻 -般作单键触发使用时,如果C本身没有内接电阻,为了使单键维持在不被触 发的状态或是触发后回到原状态,必须在C外部另接一电阻。 数字电路有三种状态:高电平、低电平、和高阻状态,有些应用场合不希望出现 高阻状态,可以通过上拉电阻或下拉电阻的方式使处于稳定状态 具体视设计要 求而定! 一般说的是MO端口,有的可以设置,有的不可以设置,有的是内置,有的是需 要外接,WO端口的输出类似与一个三极管的C,当C接通过一个电阻和电源连 接在一起的时候,该电阻成为上C拉电阻,也就是说,如果该端口正常时为高电 平,C通过一个电阻和地连接在一起的时候,该电阻称为下拉电阻,使该端口平 时为低电平,作用吗 比如:当一个接有上拉电阻的端口设为输如状态时,他的常态就为高电平,用于 检测低电平的输入 上拉电阻是用来解决总线驱动能力不足时提供电流的。 一般说法是拉电流,下拉 电阻是用来吸收电流的,也就是你同学说的灌电流 电阻在选用时,选用经过计算后与标准值最相近的一个! PO为什么要上拉电阻原因有 1.P0口片内无上拉电阻 2.P0为O口工作状态时,上方FET被关断,从而输出脚浮空,因此PO用于 输出线时为开漏输出。 3.由于片内无上拉电阻,上方FET又被关断,P0输出1时无法拉升端口电平。 P0是双向口,其它P1,P2,P3是准双向口。 不错准双向口是因为在读外部数据时要先“准备”一下, 为什么要准备一下呢? 单片机在读准双向口的端口时,现应给端口锁存器赋 ,目的是使FET关断,不 至于因片内FET导通使端口钳制在低电平。 上下拉一般选10k! 芯片的上拉/下拉电阻的作用 最常见的用途是,假如有一个三态的门带下一级门如果直接把三态的输出接在 下一级的输入上,当三态的门为高阻态时,下一级的输入就如同漂空一样.可能引 起逻辑的错误,对M○s路也许是有破坏性的所以用电阻将下一级的输入拉高 或拉低,既不影响逻辑又保正输入不会漂空. 改变电平的电位,常用在TTL-CMOS匹配;在引脚悬空时有确定的状态 为OC 门的输出提供电流;作为端接电阻;在试验板上等于多了一个测试点,特别对 板上表贴芯片多的更好,兔得割线; 嵌位 上、下拉电阻的作用很多,比如抬高信号峰峰值,增强信号传输能力, 防止信 号远距离传输时的线上反射,调节信号电平级别等等!当然还有其他的作用了具 体的应用方法要看在什么场合,什么目的,至于参数更不能一概而定,要看电路 其他参数而定,比如通常用在输入脚上的上拉电阻如果是为了抬高峰峰值, 就要 参考该引脚的内阻来定电阻值的!另外,没有说输入加下拉,输出加上拉的, 有 时候没了某个目的也可能同时既有上拉又有下拉电阻的! 加接地电阻--下拉 加接电源电阻--上拉 对于漏极开路或者集电极开路输岀的器件需要加上拉电阻才可能工作。另外, 普 通的口,加上拉电阻可以提高抗干扰能力,但是会增加负载。 电源:+5V 普通的直立LED, 共八个,负极分别接到一个大片子的管脚上, 用多大的上拉电阻合适?谢谢指教! 一般LED的电流有几个mA就够了,最大不超过20mA根据这个你就应该可以算 出上拉电阻值来了。 保险起见,还是让他拉吧,(5-0.7)/10mA=400hm,差不多吧,不放心就用2k的 上拉电阻的作用:6N137的的输出三极管C极,如果没有上拉电 阻,则该引脚上的电平不会发生随B极电平的高低变化。原因是它没有接到任何 电源上。如果接上了上拉电阻,则B极电平为高时,C极对地导通(相当于开关 接通),C极的电压就变低;如B极电压为低,则C极对地关断,C极的电压就升 到高电平。为就是上面说的“将通断转换成高低电平”。你说的 51与此图有 定的不同,参照着去理解吧。另外,一般地,C极低电平时器件从外部吸入电流 的能力和高电平时向外部灌出电流的能力是不一样的。器件输岀端常有 Sink 和| source两个参数,且前者往往大于后者。 下拉电阻的作用:所见不多,常见的是接到一个器件的输入端 多作为抗干扰使用。这是由于一般的c的输入端悬空时易受干扰或器件扫描时 有间隙泄漏电压而影响电路的性能。后者,我们在某批设备中曾碰到过。 上拉电阻的阻值主要是要顾及端口的低电平吸入电流的能力。例 如在5V电压下,加1K上拉电阻,将会给端口低电平状态增加5mA的吸入电流。 在端口能承受的条件下,上拉电阻小一点为好。

...展开详情
试读 8P 数字电路的上拉电阻、下拉电阻选用总结.pdf
立即下载 低至0.43元/次 身份认证VIP会员低至7折
    抢沙发
    一个资源只可评论一次,评论内容不能少于5个字
    关注 私信 TA的资源
    上传资源赚积分,得勋章
    最新推荐
    数字电路的上拉电阻、下拉电阻选用总结.pdf 33积分/C币 立即下载
    1/8
    数字电路的上拉电阻、下拉电阻选用总结.pdf第1页
    数字电路的上拉电阻、下拉电阻选用总结.pdf第2页
    数字电路的上拉电阻、下拉电阻选用总结.pdf第3页

    试读已结束,剩余5页未读...

    33积分/C币 立即下载 >