下载 >  课程资源 >  嵌入式 > 基于VHDL的编码器与译码器的设计与实现

基于VHDL的编码器与译码器的设计与实现 评分:

这是一个EDA平台下,以VHDL语言设计的编码器译码器的实现,内附截图 是一个完整的课程设计报告,实现仿真效果。。
2010-12-28 上传大小:130KB
立即下载 开通VIP
分享
收藏 举报

评论 共1条

q1114913496 程序简单明了!适合新手!
2015-06-13
回复
VHDL语言编写的38译码器

38译码器,分别用case语句和if语句编写,均已通过仿真验证,并附有仿真波形图。

立即下载
基于VHDL语言的汉明码编码器译码器设计

基于VHDL语言的汉明码编码器和译码器的设计

立即下载
基于VHDL的编码器译码器设计

编码器与译码器是计算机电路中基本的器件,本课程设计采用EDA技术设计编码和译码器。编码器由八-三优先编码器作为实例代表,而译码器则包含三-八译码器和二-四译码器两个实例模块组成。课程设计采用硬件描述语言VHDL把电路按模块化方式进行设计,然后进行编程、时序仿真和分析等。课程设计结构简单,使用方便,具有一定的应用价值。

立即下载
基于VHDL的HDB3实现

代码准确,基于VHDL编程语言,实现了HDB3编码器和译码器的实现。

立即下载
基于VHDL汉明码编码器译码器设计实现

毕业设计中对于VHDL语言汉明码编码器与译码器的设计与实现的加深

立即下载
HDB3码编码译码器

VHDL语言实现的HDB3码编码器、译码器

立即下载
ASK编码器译码器

用VHDL语言实现的ASK编码器与译码器电路

立即下载
通信系统课程设计(用VHDL做CMI和HDB3编译码)全 详细

本资源为CMI和HDB3的编译码在Quartus_2 8.0下的代码,FPGA芯片型号是(Cyclone-EP1C3T144C8)将资源下载后放到D盘根目录下解压即可,其中pn目录下为pn序列模块的产生(含VHDL正确的源代码,详细的注释,波形仿真文件与图还有生成的原理图模块);bm目录下为CMI/HDB3的编码模块(含VHDL正确的源代码,详细的注释,波形仿真文件与图还有生成的原理图模块);ym目录下为CMI/HDB3的译码模块(含VHDL正确的源代码,详细的注释,波形仿真文件与图还有生成的原理图模块);cmiall目录下为CMI/HDB3的整个编译码整个系统(整个系统的原理图文件,已经连接

立即下载
用VHDL编写的流水灯程序

使用VHDL开发的流水灯程序,编译后可以下载到板子上

立即下载
EDA实验 作业 课程设计,用原理图输入法设计一位全加器,计数器(74160)和译码器(7448),顶层用原理图设计,用混合输入及层次化设计,VHDL语言的组合电路设计,0--9可逆计数器输出的是8421BCD码,交通灯,数字钟

用原理图输入法设计一位全加器,计数器(74160)和译码器(7448),顶层用原理图设计,用混合输入及层次化设计,VHDL语言的组合电路设计,0--9可逆计数器输出的是8421BCD码,交通灯,数字钟的VHDL语言设计

立即下载
4-16译码器 verilog语言

verilog编写的4—16译码器。译码电路

立即下载
VHDL基于MIPS指令集的32位CPU设计(含源码)

本文的主体部分首先详细描述了处理器各个独立功能模块的设计,为后续的整体设计实现提供逻辑功能支持。随后按照单周期、多周期、流水线的顺序,循序渐进的围绕着指令执行过程中需经历的五个阶段,详细描述了3个版本的处理器中各阶段的逻辑设计。在完成了各个版本的CPU的整体逻辑设计后,通过Quartus II时序仿真软件在所设计的CPU上运行了测试程序,测试输出波形表明了处理器逻辑设计的正确性。 附录包含了三个版本处理器实现的源码。

立即下载
8-3编码器和3-8译码器设计

有一个8-3编码器和一个3-8译码器,使用VHDL语言编写在MUX PLUS2上实现的

立即下载
VHDL八人抢答器设计

用VHDL编写程序,实现八人抢答器。包括编码器,译码器,计时器,报警器等模块。

立即下载
基于vhdl的cpu设计

基于vhdl的cpu设计,使用quartus2编写的,有详细的设计代码和说明文档,以及使用的说明实例

立即下载
4-16译码器VHDL语言设计

4-16译码器VHDL语言设计, library ieee; use ieee.std_logic_1164.all; entity cjg4_16 is port(DATA:in std_logic_vector(3 downto 0); EN :in std_logic; Y:out std_logic_vector(15 downto 0)); end entity cjg4_16; architecture arch1 of cjg4_16 is begin process(en,data)

立即下载
EDA编码器译码器设计

拥有完整的源文件,基于EDA译码器和编码器的设计

立即下载
基于VHDL的卷积码编码器设计

基于VHDL的卷积码编码器的设计 含源码

立即下载
基于FPGA的Huffman编码实现

Xilinx哈夫曼编码,对一段由数字0-9组成的数据序列进行哈夫曼编码,使得平均码长最短,输出各元素编码和编码后的数据序列。

立即下载
基于VHDL语言的序列发生器与检测器设计实验报告

基于VHDL语言的序列发生器与检测器设计的EDA实验报告 产生序列0111010011011010,检测序列11010

立即下载

热点文章

img

spring mvc+mybatis+mysql+maven+bootstrap 整合实现增删查改简单实例.zip

资源所需积分/C币 当前拥有积分 当前拥有C币
5 0 0
点击完成任务获取下载码
输入下载码
为了良好体验,不建议使用迅雷下载
img

基于VHDL的编码器与译码器的设计与实现

会员到期时间: 剩余下载个数: 剩余C币: 剩余积分:0
为了良好体验,不建议使用迅雷下载
VIP下载
您今日下载次数已达上限(为了良好下载体验及使用,每位用户24小时之内最多可下载20个资源)

积分不足!

资源所需积分/C币 当前拥有积分
您可以选择
开通VIP
4000万
程序员的必选
600万
绿色安全资源
现在开通
立省522元
或者
购买C币兑换积分 C币抽奖
img

资源所需积分/C币 当前拥有积分 当前拥有C币
5 4 45
为了良好体验,不建议使用迅雷下载
确认下载
img

资源所需积分/C币 当前拥有积分 当前拥有C币
3 0 0
为了良好体验,不建议使用迅雷下载
VIP和C币套餐优惠
img

资源所需积分/C币 当前拥有积分 当前拥有C币
5 4 45
您的积分不足,将扣除 10 C币
为了良好体验,不建议使用迅雷下载
确认下载
下载
您还未下载过该资源
无法举报自己的资源

兑换成功

你当前的下载分为234开始下载资源
你还不是VIP会员
开通VIP会员权限,免积分下载
立即开通

你下载资源过于频繁,请输入验证码

您因违反CSDN下载频道规则而被锁定帐户,如有疑问,请联络:webmaster@csdn.net!

举报

若举报审核通过,可返还被扣除的积分

  • 举报人:
  • 被举报人:
  • *类型:
    • *投诉人姓名:
    • *投诉人联系方式:
    • *版权证明:
  • *详细原因: