没有合适的资源？快使用搜索试试~
我知道了~
文库首页
行业
互联网
UART_uart_verilog_源码.zip
UART_uart_verilog_源码.zip
共1个文件
zip：1个
1.该资源内容由用户上传，如若侵权请联系客服进行举报
2.虚拟产品一经售出概不退款（资源遇到问题，请及时私信上传者）
版权申诉
60 浏览量
2021-09-30
18:17:37
上传
评论
收藏
7KB
ZIP
举报
温馨提示
¥9.90下载
VIP享9折下载
买1年送3个月+抽豪礼
身份认证 购VIP最低享 7 折!
领优惠券(最高得80元）
UART_uart_verilog_源码.zip
资源推荐
资源详情
资源评论
04_uart_test_fpga_verilog_源码.zip
04_uart_test_fpga_verilog_源码.zip
UART_串口_FPGA串口通信_verilog串口通信_FPGA串口_源码.zip
UART_串口_FPGA串口通信_verilog串口通信_FPGA串口_源码.zip
[VHDL+Verilog]两种语言分别设计的串口UART源码.zip
5星 · 资源好评率100%
[VHDL+Verilog]两种语言分别设计的串口UART源码: address_decode.v clock_divider.v control_operation.v cpu_interface.v serial_interface.v status_registers.v tester.v uart_tb.v uart_top.v xmit_rcv_control....
UART串口通信实验cylone4e FPGA（EP4CE6）Verilog例程quartus11.0工程源码.zip
5星 · 资源好评率100%
UART串口通信实验cylone4e FPGA（EP4CE6）Verilog例程quartus11.0工程源码，可以做为你学习设计参考。 /* PC机上开串口调试助手. 发送一个字符(波特率9600，数据位8位，停止位1位) 到开发板（中间通过串口线相连） ...
ps2键盘输入UART串口输出实验FPGA（EP4CE6）Verilog例程quartus11.0工程源码.zip
ps2键盘输入UART串口输出实验cylone4e FPGA（EP4CE6）Verilog例程quartus11.0工程源码，可以做为你的学习设计参考。 /*FPGA通过ps2接收键盘数据，然后把接收到的字母A到Z键值转换相应的ASII码，通过串口发送到PC机上...
FPGA自学笔记设计与验证VERILOG源码quartus13.0工程+testbench文件26个合集.zip
5星 · 资源好评率100%
FPGA自学笔记设计与验证VERILOG源码quartus13.0工程+testbench文件26个合集: class10_BCD_Counter class11_block_nonblock class12_FSM_hello class13_key_filter class14_key_led_top class15_HEX8 class16_uart_tx...
FPGA控制RS232串口通信实现verilog设计Quartus9.1工程源码.zip
FPGA控制RS232串口通信实现verilog设计Quartus9.1工程源码 module ex5_rs232( clk_in,ext_rst_n, rs232_rx,rs232_tx ); input clk_in; // 25MHz主时钟 input ext_rst_n; //外部输入复位信号，低有效 ...
FPGA与PC串口自收发通信verilog设计实验Quartus9.1工程源码+设计说明文件.zip
5星 · 资源好评率100%
FPGA与PC串口自收发通信verilog设计实验Quartus9.1工程源码+设计说明文件，可以做为你的学习设计参考。 module my_uart_top( clk,rst_n, rs232_rx,rs232_tx ); input clk; // 50MHz主时钟 input rst_...
FPGA设计uart串口接收数据并控制蜂鸣器发出不频率声音实验Verilog源码Quartus工程文件.zip
FPGA设计uart串口接收数据并控制蜂鸣器发出不频率声音实验Verilog源码Quartus工程文件，串口外设实验，利用电脑串口调试工具发送0~9这10个数字到开发板，然后开发板根据这10个不同的数字来操控蜂鸣器发出不同的音调...
cyclone FPGA设计uartfifo串口自收发通信Verilog源码quartus9.0工程文件.zip
5星 · 资源好评率100%
cyclone FPGA设计uartfifo串口自收发通信Verilog源码quartus9.0工程文件 module my_uart_top( clk,rst_n, rs232_rx,rs232_tx ); input clk; // 25MHz主时钟 input rst_n; //低电平复位信号 input ...
XILINX XC6SLX16 Spartan6 FPGA开发板 Verilog设计50个逻辑DEMO源码.zip
5星 · 资源好评率100%
XILINX XC6SLX16 Spartan6 FPGA开发板 Verilog设计50个逻辑DEMO源码，包括： 10_ip_ram 11_ip_fifo 12_uart_loopback_top 12_uart_top_rs232 13_rs485_uart_top 14_lcd_rgb_colorbar 15_lcd_rgb_char 16_top_hdmi_...
uart_fifo.zip_VHDL/FPGA/Verilog_VHDL_
5星 · 资源好评率100%
一份带有FIFO缓存的UART源码，采用verilog编写，实现批量数据的传输，数据缓存量可以通过修改源码中的FIFO的深度来改变。
Uart串口读写实验Cyclone10 FPGA实验Verilog源码Quartus17.1工程文件+文档资料.zip
Uart串口读写实验Cyclone10 FPGA实验Verilog源码Quartus17.1工程文件+文档资料, FPGA为CYCLONE10LP系列中的10CL025YU256C8. 完整的Quartus工程文件，可以做为你的学习设计参考。 module uart_test( input clk, input...
uart(可综合),uasrt,Verilog源码.zip
uart(可综合),uasrt,Verilog源码
UART串口通讯实验Verilog源码MAXV 5M570设计quartus13.0工程文件.zip
UART串口通讯实验Verilog源码MAXV 5M570设计quartus13.0工程文件 /* PC机上开串口调试助手. 发送一个字符(波特率9600，数据位8位，停止位1位) 到开发板（中间通过串口线相连） CPLD收到字符后，回发给PC机上，在串口...
基于FIFO的串口发送器+串口自收发通信verilog设计实验Quartus9.1工程源码+设计说明文件.zip
5星 · 资源好评率100%
基于FIFO的串口发送器+串口自收发通信verilog设计实验Quartus9.1工程源码+设计说明文件，可以做为你的学习设计实验参考。 module uartfifo( clk,rst_n, rs232_tx ); input clk; // 25MHz主时钟 input ...
EPM240 CPLD UART串口通信verilog Quartus ii 工程源码.zip
5星 · 资源好评率100%
EPM240 CPLD UART串口通信 verilog Quartus ii 工程源码, 逻辑芯片为EPM240T100C5, quartus ii 10.1逻辑源码工程文件， verilog上电蜂鸣器响一声，3个LED灯闪烁，然后串口数据收发，串口波特率11520，1起始位8数据位...
UART串口Verilog通信cpld quartus10.1逻辑工程源码+自定义uart协议说明.zip
5星 · 资源好评率100%
UART串口Verilog通信cpld quartus10.1逻辑工程源码+自定义uart协议说明,已在项目中使用，可以做为你的设计参考。 下位机与上位机通信协议： 1、通信采用异步串口通信，波特率为115.2KBPS， 2、上位机发送数据格式：...
飓风cyclone FPGA开发板verilog逻辑例程Quartus工程源码文件（16例）.zip
飓风cyclone FPGA开发板verilog逻辑例程Quartus工程源码文件（16例）： low_cost_lcd S1_38yima S2_div S3_WAVE S4_LCD_V S4_LCD_VHDL S5_UART S6_VGA S6_VGA_change S7_PS2_LCD S7_PS2_RS232 S8_test T1_SW_PB T2_...
Java 面经手册·小傅哥.pdf
5星 · 资源好评率100%
这是一本以面试题为入口讲解 Java 核心内容的技术书籍，书中内容极力的向你证实代码是对数学逻辑的具体实现。当你仔细阅读书籍时，会发现Java中有大量的数学知识，包括：扰动函数、负载因子、拉链寻址、开放寻址、斐波那契（Fibonacci）散列法还有黄金分割点的使用等等。 适合人群 1. 具备一定编程基础，工作1-3年的研发人员 2. 想阅读 Java 核心源码，但总感觉看不懂的 3. 看了太多
解压后拖入浏览器扩展程序使用.zip
5星 · 资源好评率100%
解压后拖入浏览器扩展程序使用
103套PPT模板.zip
4星 · 用户满意度95%
读本科常用的100套PPT模板，里面的模板能应用于答辩、汇报、经验分享，风格各异，可以根据自己的喜欢进行挑选
Beyond Compare 免安装直接使用
5星 · 资源好评率100%
比较工具，用于比较任何文本文件，包括.c文件、.cpp文件、.h文件等，或者比较文件夹；Beyond Compare.zip 解压之后直接可以使用
Postman9.12.2安装包
Postman_win64-9.12.2安装包；是exe文件，直接下载安装即可。给自己也留个底，有需要的大家可以下载吧，做API测试相当有用
WinRAR 6.01 简体中文版_x64(无广告).exe
5星 · 资源好评率100%
WinRAR 6.01 简体中文版_x64(无广告) 双击即可安装
软件需求规格说明书模板(超详细)
4星 · 用户满意度95%
很详细规范的实例软件需求说明书，标准规范，自用参考
python爬虫数据可视化分析大作业.zip
3星 · 编辑精心推荐
python爬虫，并将数据进行可视化分析，数据可视化包含饼图、柱状图、漏斗图、词云、另附源代码和报告书。
QT自制精美Ui模板系列（一）桃子风格模板 - 二次开发专用
5星 · 资源好评率100%
本模板为美化QT界面系列中的一个，整体风格为桃子风格（效果预览链接：https://blog.csdn.net/hwc3737/article/details/108377607），搭配美化大部分常用控件，可直接使用。同时自带部分有用系统功能（最小化托盘运行），可在其基础上进行二次开发。需要基于QT Creator进行使用。
notepad++.exe官网下载
3星 · 编辑精心推荐
官网进不去着实很烦，找的软件下载网站都是改过了的，上传供收藏使用。
收起资源包目录
UART_uart_verilog_源码.zip
（1个子文件）
UART_uart_verilog_源码.zip
7KB
共 1 条
1
评论
收藏
内容反馈
1.该资源内容由用户上传，如若侵权请联系客服进行举报
2.虚拟产品一经售出概不退款（资源遇到问题，请及时私信上传者）
版权申诉
¥9.90下载
VIP享9折下载
买1年送3个月+抽豪礼
资源评论
资源反馈
评论星级较低，若资源使用遇到问题可联系上传者，3个工作日内问题未解决可申请退款~
联系上传者
评论
mYlEaVeiSmVp
粉丝: 316
资源:
19万+
私信
上传资源 快速赚钱
我的内容管理
展开
我的资源
快来上传第一个资源
我的收益
登录查看自己的收益
我的积分
登录查看自己的积分
我的C币
登录后查看C币余额
我的收藏
我的下载
下载帮助
前往需求广场，查看用户热搜
会员权益专享
图片转文字
PDF转文字
PDF转Word
PDF加水印
全年可省5，000元
立即开通
最新资源
FAN N STAR.apk
手把手教你-Hadoop集群搭建1
基于Java的企业进销存管理系统设计与实现（包含源代码及设计文档）
基于JAVA+SQL的阳光酒店管理系统设计与实现（包含源代码及设计文档）
实验室设备管理系统源代码
基于JAVA+SQL的企业固定资产管理系统设计与实现（包含论文及源代码）
基于JAVA+SQL的离散数学题库管理系统设计（包含源代码及论文）
基于JAVA+ACCESS数据库的综合测评系统毕业设计（包含源代码及论文)
奇妙充电.apk
课程设计代码.sql
资源上传下载、课程学习等过程中有任何疑问或建议，欢迎提出宝贵意见哦~我们会及时处理！
点击此处反馈
安全验证
文档复制为VIP权益，开通VIP直接复制
信息提交成功
