针对DDR2-800和DDR3的PCB信号完整性设计
5星 · 超过95%的资源 需积分: 4 45 浏览量
2013-04-07
13:41:54
上传
评论 2
收藏 1.47MB DOC 举报 
针对 DDR2-800 和 DDR3 的 PCB 信号完整性设计
摘要
本文章主要涉及到对 DDR2 和 DDR3 在设计印制线路板（PCB）时，考虑信号
完整性和电源完整性的设计事项，这些是具有相当大的挑战性的。文章重点是
讨论在尽可能少的 PCB 层数，特别是 4 层板的情况下的相关技术，其中一些设
计方法在以前已经成熟的使用过。
1. 介绍
目前，比较普遍使用中的 DDR2 的速度已经高达 800 Mbps，甚至更高的速度，
如 1066 Mbps，而 DDR3 的速度已经高达 1600 Mbps。对于如此高的速度，从
PCB 的设计角度来讲，要做到严格的时序匹配，以满足波形的完整性，这里有
很多的因素需要考虑，所有的这些因素都是会互相影响的，但是，它们之间还
是存在一些个性的，它们可以被分类为 PCB 叠层、阻抗、互联拓扑、时延匹配、
串扰、电源完整性和时序，目前，有很多 EDA 工具可以对它们进行很好的计算
和仿真，其中 Cadence ALLEGRO SI-230 和 Ansoft’s HFSS 使用的比较多。
表 1: DDR2 和 DDR3 要求比较
表 1 显示了 DDR2 和 DDR3 所具有的共有技术要求和专有的技术要求。
剩余13页未读，继续阅读
资源评论
yingzck2015-10-13非常有用，急需这方面的资源- xiongdazaici2015-12-22挺好的资料，谢谢！
