等精度测频率地 原理
需积分: 0 73 浏览量
2010-07-14
20:30:56
上传
评论
收藏 22KB DOC 举报
1等精度测频原理
频率的测量方法主要分为 2 种方法：
(1)直接测量法，即在一定的闸门时间内测量被测信号的脉冲个数。
(2)间接测量法，例如周期测频法、V-F 转换法等。 间接测频法仅适用测量低频信号。
基于传统测频原理的频率计的测量精度将随被测信号频率的下降而降低，在实用中有较大的
局限性，而等精度频率计不但具有较高的测量精度，而且在整个频率区域能保持恒定的测试精
度。
本设计频率测量方法的主要测量控制框图如图 1 所示。图 1 中预置门控信号 GATE 是由单
片机发出，GATE 的时间宽度对测频精度影响较少，可以在较大的范围内选择，只要 FPGA 中
32 b 计数器在计 100 M 信号不溢出都行，根据理论计算 GATE 的时间宽度 T
c
可以大于
42．94 s，但是由于单片机的数据处理能力限制，实际的时间宽度较少，一般可在 10～0．1
s 间选择，即在高频段时，闸门时间较短；低频时闸门时间较长。这样闸门时间宽度 T
c
依据被
测频率的大小自动调整测频，从而实现量程的自动转换，扩大了测频的量程范围；实现了全范
围等精度测量，减少了低频测量的误差。
图 1 中 BZ
＿
Counter 和 DC
＿
Counter 是 2 个可控的 32 b 高速计数器(100 MHz)，BZ
＿
ENA 和 DC
＿
ENA 分别是他们的计数允许信号端，高电平有效。基准频率信号从 BZ
＿
Counter
的时钟输入端 BZ
＿
CLK 输入，设其频率为 F
b
；待测信号经前端放大、限幅和整形后，从与 BZ
＿
Counter 相似的 32 b 计数器 DC
＿
Counter 的时钟输入端 DC
＿
CLK 输入，测量频率为 F
x
。
测量开始，首选单片机发出一个清零信号 CLR，使 2 个 32 b 的计数器和 D 触发器置 0，然
后单片机再发出允许测频命令，即使预置门控信号 GATE 为高电平，这时 D 触发器要一直等到
被测信号的上升沿通过时，Q 端才被置 1，即使 BZ
＿
ENA 和 DC
＿
ENA 同时为 1，将启动计算
器 BZ
＿
Counter 和 DC
＿
Counter，系统进入计算允许周期。这时，计数器 BZ
＿
Counter 和
DC
＿
Counter 分别对被测信号和标准频率信号同时计数。当 T
c
秒过后，预置门控信号被单片机
置为低电平，但此时 2 个 32 b 的计数器仍然没有停止计数，一直等到随后而至的被测信号的
上升沿到来时，才通过 D 触发器将这 2 个计算器同时关闭。由图 2 所示的测频时序图可见，
GATE 的宽度和发生的时间都不会影响计数使能信号允许计数的周期总是恰好等于待测信号
XCLK 的完整周期，这正是确保 XCLK 在任何频率条件下都能保持恒定测量精度的关键。因为，
此时 GATE 的宽度 T
c
改变以及随机的出现时间造成的误差最多只有基准时钟 BCLK 信号的一个
时钟周期，由于 BCLK 的信号是由高稳定度的 100 MHz 晶体振荡器发出的，所以任何时刻的
绝对测量误差只有 1/10
8
s，这也是系统产生主要的误差。
评论0