USB1.1 OTG控制器IP核的设计

本文重点讨论了设计的整个流程，首先归纳和总结了USB 规范及OTG1.0补充 协议，分析了 USB1.1 OTG 控制器应具有的主要功能。在此基础上，采用自主设计 的体系结构对USB1.1 OTG 控制器进行了系统级设计，采用TOP-DOWN的方式完 成了控制器的模块划分，系统共分为六个一级子模块，每个一级子模块又划分为若 干个二级子模块，比较详细地描述了它们所实现的功能。接下来对控制器进行模块 及系统的RTL 级描述，采用Verilog HDL编写了程序代码。在模块的功能仿真方面， 采用Verilog HDL 编写了模块的Testbench，以OTGController模块为例介绍了子模 块在ModelSim环境下进行功能仿真的方法。在系统的功能仿真方面，建立了USB1.1 OTG 控制器的总线功能模型，借此初步建立起系统测试平台，并对控制器做了基 本功能验证。再接下来在 Synplify 环境下进行面向FPGA 的综合，得到了本控制器 的一些基本资源消耗情况。最后提出了针对USB1.1 OTG 控制器IP 核设计的一些改 进意见。