文中运用VHDL语言,采用Top To Down的方法,实现8位数字频率计,并利用Isp Expert集成开发环境进行编辑、综合、波形仿真,并下载到CPLD器件中,经实际电路测试,该系统系统性能可靠。
评论星级较低,若资源使用遇到问题可联系上传者,3个工作日内问题未解决可申请退款~