FPGA设计(设计思想与技巧)

4星(超过85%的资源)
所需积分/C币:10 2012-12-30 20:44:54 287KB PDF
2
收藏 收藏
举报

详细介绍FPGA的一些技巧。十分经典的一个文档。好东西要学会分享。
换速度 例:如何使用“速度的优势换取面积的节约”? 在 预商用系统设计中,使用到了快速哈达码()运算,由四步相同的算 法完成,如图所示。的单步算法如下 MM MIN MM MA MM 1bits!寄存器 nt 寄存器 r+3bits/寄存器 寄存器 图 原理图 原设计由于考虑流水线式数据处理的要求,做了不同端口宽度的个单步,并用将 这个步模块串联起来,以完成数据流的流水线处理。该实现方式的代码如下: 该模块是的顶层,调用个不同端口宽度的单步模块,完成整个算法 设计的主时钟 异步复位 个单步算法的时序控制 信号 的个输入 的个输出 第次单步运算的输出 第次单步运算的输出 第次单步运算的输出 第次单步运算的输出 第次单步运算 第次单步运算 第次单步运算 第次单步运算 单步运算如下(仅仅举例第步的模块) 设计的主时钟 异步复位 单步运算控制信号 单步运算输入 单步运算输出 补码运算 当评估完系统的流水线时间余量后,发现整个流水线有个时钟周期,而模块的 频率很高,加法本身仅仅消耗个时钟周期,加上数据的选择和分配所消耗时间,也能完全 满足频率要求,所以将单步运算复用次,就能大幅度节约所消耗的资源。这种复用单 步算法的实现框图如图所示,由输入选择寄存、单步模块、输岀选择寄存、计 数器构成。 将FT中间结果反馈 输 入 选 单步FT 选择的择 工/路米 寄 可结吉果 输出选择寄存 运算m中择步 的结果 数据存 计数器 系统控制器 的控制信号 运算复用结构图 代码如下: 复用单步算法的运算模块 设计的主时钟 异步复位信号 运算指示信号,和上级模块运算关联 的个输入 的个输出 输出寄存信号 的中间结果 运算控制计数器,和前级流水线模块配合 补码运算,复制符号位

...展开详情
试读 31P FPGA设计(设计思想与技巧)
立即下载 低至0.43元/次 身份认证VIP会员低至7折
一个资源只可评论一次,评论内容不能少于5个字
youruo12 比较好资料,多谢上传
2013-02-22
回复
您会向同学/朋友/同事推荐我们的CSDN下载吗?
谢谢参与!您的真实评价是我们改进的动力~
上传资源赚钱or赚积分
最新推荐
FPGA设计(设计思想与技巧) 10积分/C币 立即下载
1/31
FPGA设计(设计思想与技巧)第1页
FPGA设计(设计思想与技巧)第2页
FPGA设计(设计思想与技巧)第3页
FPGA设计(设计思想与技巧)第4页
FPGA设计(设计思想与技巧)第5页
FPGA设计(设计思想与技巧)第6页
FPGA设计(设计思想与技巧)第7页

试读结束, 可继续读3页

10积分/C币 立即下载 >