下载 >  课程资源 >  专业指导 > 通信系统课程设计(用VHDL做CMI和HDB3编译码)全 详细

通信系统课程设计(用VHDL做CMI和HDB3编译码)全 详细 评分:

本资源为CMI和HDB3的编译码在Quartus_2 8.0下的代码,FPGA芯片型号是(Cyclone-EP1C3T144C8)将资源下载后放到D盘根目录下解压即可,其中pn目录下为pn序列模块的产生(含VHDL正确的源代码,详细的注释,波形仿真文件与图还有生成的原理图模块);bm目录下为CMI/HDB3的编码模块(含VHDL正确的源代码,详细的注释,波形仿真文件与图还有生成的原理图模块);ym目录下为CMI/HDB3的译码模块(含VHDL正确的源代码,详细的注释,波形仿真文件与图还有生成的原理图模块);cmiall目录下为CMI/HDB3的整个编译码整个系统(整个系统的原理图文件,已经连接好,下载到FPGA调试通过,观察到pn序列CMI/DB3译码前后示波 器观察的波形正确无误),资源还含有实验结果示波器拍摄对比图,本资源相当有参考价值,希望对大家有帮助!
...展开详情收缩
2014-01-03 上传大小:6.39MB
分享
收藏 (3) 举报

评论 共2条

taozhao3253 非常好用,赞赞赞
2017-11-28
回复
jin20112940 HDB3码的编码编译得到的功能仿真我总是验证不了其正确性,还有CMI译码功能仿真也许是我仿真输入数据不对,带总是觉得结果有问题。
2015-06-13
回复
通信系统课程设计(用VHDL做hdb3码)

通过本课程设计巩固并扩展通信课程的基本概念、基本理论、分析方法和实现方法。结合EDA技术、数字通信技术和脉冲与数字电路学习现代数字通信系统的VHDL建模和设计方法,使学生能有效地将理论和实际紧密结合。通过本课程设计来培养学生的创新能力、硬件电路设计能力、软件编程实现能力、解决实际问题的能力和团结协作的能力

立即下载
基于VHDL的HDB3码的编译的实现

基于VHDL的HDB3码的编译的实现,有详细的代码和报告。

立即下载
基于verilog的CMI编码实现

基于verilog的CMI编码实现,主要应用于一些光纤传输中,采用NRZ双极性不归零码实现。

立即下载
HDB3编码课程设计原理

通信原理下的HDB2码,在不同的软件下实现编码的方式,进行编码等等等

立即下载
m序列NRZ码产生电路以及光纤线路CMI编译码电路

自己做的作业,作业要求如下: 设计m序列NRZ码产生电路以及光纤线路CMI编译码电路。 m序列: 伪随机序列; NRZ: 不归零码; CMI编码规则: 0码: 01; 1码::00/11 交替;

立即下载
HDB3编码、解码程序

HDB3编解码,ise工程文件,已实现,module HDB3_jiema(data,HDB3,clk ); output data; input [1:0] HDB3; input clk; wire [1:0] HDB3,out; moveVB module1(out,HDB3,clk); switch_yima module2(data,out,clk); endmodule

立即下载
HDB3码、AMI码的MATLAB实现

HDB3码、AMI码编码和译码的MATLAB实现

立即下载
位同步信号提取电路功能模块的设计与建模

通信原理课程设计,结合位同步的知识,建立模型实现位同步信号提取,并结合FGGA与VHDL语言,实现建模与仿真

立即下载
Matlab+Simulink-cmi、miller、双相码

cmi、miller、双相码 matlab 编码、解码 simulink 仿真

立即下载
通信原理PCM编译码仿真

通信原理MATLAB PCM编译码仿真,得到语音波形对比

立即下载
VHDL课程设计--万年历,课程设计报告。包括各个模块的代码及仿真图

1、题目内容 设计一个万年历系统,通过数码管显示。 1) 显示分钟、小时,秒通过一个LED来进行闪烁显示。 2) 可设置时间,通过按键进行设置,设置方式可采用增加或者减小来进行显示; 3) 显示年、月、日等,通过按键进行显示内容的切换; 发挥部分: 1) 显示星期; 2) 具备闹钟功能; 具备跑马表功能

立即下载
基于SYSTEMVIEW的HDB3编译码设计

设计实现非归零码的HDB3编译码 主要技术指标: 设计实现非归零码的HDB3编译码。要求系统包含:双单、单双极性变换电路模块的设计、编译码器功能模块设计、位同步提取模块设计。

立即下载
用VHDL设计138译码

熟悉MAX+PLUSII的基本操作,掌握文本输入方法,了解CPLD设计过程。

立即下载
4-16译码器VHDL语言设计

4-16译码器VHDL语言设计, library ieee; use ieee.std_logic_1164.all; entity cjg4_16 is port(DATA:in std_logic_vector(3 downto 0); EN :in std_logic; Y:out std_logic_vector(15 downto 0)); end entity cjg4_16; architecture arch1 of cjg4_16 is begin process(en,data)

立即下载
vhdl语言设计(7,4)循环码编码器

用vhdl语言采用时序电路(移位寄存器)的方式实现(7,4)循环码编码器

立即下载
利用vhdl语言实现3-8译码

练习用VHDL设计逻辑,并设计一个3-8译码器,对其进行时序仿真

立即下载
VHDL语言编写4位加法器

VHDL设计的一个4位二进制加法器,实现两个4位二进制数相加

立即下载
VHDL语言编写的38译码

38译码器,分别用case语句和if语句编写,均已通过仿真验证,并附有仿真波形图。

立即下载
LDPC的Verilog程序源代码

从别处拖来的,LDPC的Verilog程序源代码,包括仿真数据等,内容还比较全,用quartusII仿真的

立即下载

热点文章

img

spring mvc+mybatis+mysql+maven+bootstrap 整合实现增删查改简单实例.zip

资源所需积分/C币 当前拥有积分 当前拥有C币
5 0 0
点击完成任务获取下载码
输入下载码
为了良好体验,不建议使用迅雷下载
img

通信系统课程设计(用VHDL做CMI和HDB3编译码)全 详细

会员到期时间: 剩余下载个数: 剩余C币: 剩余积分:0
为了良好体验,不建议使用迅雷下载
VIP下载
您今日下载次数已达上限(为了良好下载体验及使用,每位用户24小时之内最多可下载20个资源)

积分不足!

资源所需积分/C币 当前拥有积分
您可以选择
开通VIP
4000万
程序员的必选
600万
绿色安全资源
现在开通
立省522元
或者
购买C币兑换积分 C币抽奖
img

资源所需积分/C币 当前拥有积分 当前拥有C币
5 4 45
为了良好体验,不建议使用迅雷下载
确认下载
img

资源所需积分/C币 当前拥有积分 当前拥有C币
5 0 0
为了良好体验,不建议使用迅雷下载
VIP和C币套餐优惠
img

资源所需积分/C币 当前拥有积分 当前拥有C币
5 4 45
您的积分不足,将扣除 10 C币
为了良好体验,不建议使用迅雷下载
确认下载
下载
您还未下载过该资源
无法举报自己的资源

兑换成功

你当前的下载分为234开始下载资源
你还不是VIP会员
开通VIP会员权限,免积分下载
立即开通

你下载资源过于频繁,请输入验证码

您因违反CSDN下载频道规则而被锁定帐户,如有疑问,请联络:webmaster@csdn.net!

举报

  • 举报人:
  • 被举报人:
  • *类型:
    • *投诉人姓名:
    • *投诉人联系方式:
    • *版权证明:
  • *详细原因: