下载 >  课程资源 >  嵌入式 > Verilog与VHDL语言编程

Verilog与VHDL语言编程 评分:

该资源包括对FPAG的介绍及其编程语言的详解,还包含有编程实例,如键盘、指示灯、液晶等。
2011-11-16 上传大小:7.93MB
立即下载 开通VIP
分享
收藏 举报
按键控制LED的亮灭Verilog/VHDL程序

用两个按键的不同组合来控制LED指示灯的状态: 1.没有手指触碰按键,LED灭; 2.手指按下左边按键,LED亮; 3.手指按下右边按键,LED亮; 4.手指同时按下按键,LED灭; 文件中包括Verilog和VHDL的两种语言的Quartus II程序,请您参考。

立即下载
verilog hdl vhdl实用例子100个 quartus 2 仿真 源程序

verilog hdl vhdl实用例子100个 quartus 2 仿真 源程序

立即下载
VHDL转换VERILOG工具

VHDL转换verilog工具软件绿色版,亲测可用。绝对是FPGA开发人员必备利器

立即下载
VHDL语言与Verilog对比

详细对比了两种硬件语言的区别,为modle公司官方文件

立即下载
vhdl转换成verilog语言

包含一个vhdl与verilog语言的语法对比 以及代码的转换

立即下载
VHDL语言入门教程

这本入门教程书对于刚开始学VHDL的新手来说,讲解比较详细,非常适合入门!

立即下载
VHDL 的四位二进制除法器的实现程序代码

除法器可以直接改变范围变换多位除法器,可以在数码管显示输入输出的数值!

立即下载
VHDL Verilog 实现三态门的源程序以及testbench代码

1)VHDL 语言下同步、异步三态门的实现和仿真; 2)VerilogHDL 语言下同步、异步三态门的实现和仿真;

立即下载
用VHDL语言实现2PSK调制与解调

用VHDL语言实现2PSK调制与解调,是EDA的课程设计,内有源程序和课设报告

立即下载
用VHDL语言编写的EDA设计程序(实现7人表决器)

用VHDL语言编写的EDA程序,用7个开关显示支持与否的表决器,里面有程序,还有所用芯片FPGA的管脚分配等内容。

立即下载
基于VHDL的4位二进制乘法器

用VHDL语言做的4位二进制乘法器,编写用的是QuartusII软件。调用了寄存器,加法器,计数器。外加状态机,用原理图实现顶层的编写。

立即下载
VHDL拔河游戏机,数字电路实验

用VHDL语言编写程序,实现程序可下载到电路板中,实现拔河游戏,三局两胜制

立即下载
vhdlverilog语言设计一个8位的具有28条指令的CPU模型机系统。

(1)按给定的数据格式和指令系统,运用“计算机原理”课程学得的知识,在所提供的器件范围内,用vhdl或verilog语言设计一个8位的具有28条指令的CPU模型机系统。 (2)所设计出的计算机的系统的完整逻辑图,整理出设计报告。 (3)要求设计出的计算机系统尽量为最佳方案,有可能的话,尽可能增加其功能。

立即下载
X-HDL,VHDL转换verilog工具(完全破解,亲测可用)

完美破解VHDL转换verilog小工具。转换时,路径不要有中文名称,用“/”代替自动生成的"\",如果还有错误,请打开源文件,检查是否有语法错误,部分不识别中文注释。

立即下载
用FPGA实现AM调制的VHDL程序

FPGA实现的AM数字调制,编程语言室VHDL,开发环境是QuartusII8.0 。它很容易就能更改成其他的频率。

立即下载
100个VHDL例子

VHDL语言100例 第1例 带控制端口的加法器 第2例 无控制端口的加法器 第3例 乘法器 第4例 比较器 第5例 二路选择器 第6例 寄存器 第7例 移位寄存器 第8例 综合单元库 第9例 七值逻辑与基本数据类型 第10例 函数 第11例 七值逻辑线或分辨函数 第12例 转换函数 第13例 左移函数 第14例 七值逻辑程序包 第15例 四输入多路器 第16例 目标选择器 第17例 奇偶校验器 第18例 映射单元库及其使用举 第19例 循环边界常数化测试 第20例 保护保留字 第21例 进程死锁 第22例 振荡与死锁 第23例 振荡电路 第24例 分辨信号与分辨函数 第25例 信号驱动源

立即下载
电路计算机辅助设计PPT

EDA技术简介;Verilog HDL语言编程 ;VHDL语言编程;MATLAB程序入门 ;MATLAB在电路中的应用

立即下载
sublime text3 verilog&VHDL;语言专版

sublime text3 verilog&VHDL;语言专版 功能异常强大 大幅度提高编码效率 1.自动生成例化文件,自动生成tb文件、自动生成文件头注释。 2.自动补全代码 3.自动生成模板

立即下载
vhdl4位十进制计算器

四位十进制计算器设计 vhdl 键盘输入,LED数码管输出

立即下载
VHDL语言实现四人表决器

数字电路与逻辑设计实验,用Quartus 2软件VHDL语言实现的四人表决器

立即下载
img

spring mvc+mybatis+mysql+maven+bootstrap 整合实现增删查改简单实例.zip

资源所需积分/C币 当前拥有积分 当前拥有C币
5 0 0
点击完成任务获取下载码
输入下载码
为了良好体验,不建议使用迅雷下载
img

Verilog与VHDL语言编程

会员到期时间: 剩余下载个数: 剩余C币: 剩余积分:0
为了良好体验,不建议使用迅雷下载
VIP下载
您今日下载次数已达上限(为了良好下载体验及使用,每位用户24小时之内最多可下载20个资源)

积分不足!

资源所需积分/C币 当前拥有积分
您可以选择
开通VIP
4000万
程序员的必选
600万
绿色安全资源
现在开通
立省522元
或者
购买C币兑换积分 C币抽奖
img

资源所需积分/C币 当前拥有积分 当前拥有C币
5 4 45
为了良好体验,不建议使用迅雷下载
确认下载
img

资源所需积分/C币 当前拥有积分 当前拥有C币
3 0 0
为了良好体验,不建议使用迅雷下载
VIP和C币套餐优惠
img

资源所需积分/C币 当前拥有积分 当前拥有C币
5 4 45
您的积分不足,将扣除 10 C币
为了良好体验,不建议使用迅雷下载
确认下载
下载
您还未下载过该资源
无法举报自己的资源

兑换成功

你当前的下载分为234开始下载资源
你还不是VIP会员
开通VIP会员权限,免积分下载
立即开通

你下载资源过于频繁,请输入验证码

您因违反CSDN下载频道规则而被锁定帐户,如有疑问,请联络:webmaster@csdn.net!

举报

若举报审核通过,可返还被扣除的积分

  • 举报人:
  • 被举报人:
  • *类型:
    • *投诉人姓名:
    • *投诉人联系方式:
    • *版权证明:
  • *详细原因: