Xlinx ISE 9.X FPGA_CPLD设计指南

3星(超过75%的资源)
所需积分/C币:13 2009-11-27 11:23:37 19.22MB APPLICATION/PDF
26
收藏 收藏
举报

Xilinx ISE 9.x FPGA/CPLD设计指南 目录 (这是本书的第77页到140页,只因只能上传小于20M的文件,其它的也已上传) 第1章 FPGA设计简介 1 1.1 FPGA结构简介 2 1.1.1 总体结构 2 1.1.2 可配置逻辑块CLB 3 1.1.3 输入输出模块(Input/Output Block) 6 1.1.4 块RAM(BlockRAM) 9 1.2 最新FPGA产品──Virtex-5 10 1.2.1 Virtex-5的特点 10 1.2.2 Virtex-5 LX/LXT平台简介 12 1.2.3 Virtex-5核心技术 15 1.3 Virtex-5应用简介 18 1.3.1 使用Virtex-5解决设计难题 18 1.3.2 有线应用 21 1.3.3 无线通信 22 1.3.4 广播解决方案 23 1.3.5 PCI Express设计 24 1.4 实践──探索FPGA内部结构 25 1.4.1 浏览总体资源 25 1.4.2 探索资源细节 27 1.5 FPGA核心设计流程 30 1.6 FPGA设计工具简介 32 1.6.1 Xilinx FPGA设计必备工具──ISE 32 1.6.2 Xilinx FPGA设计可选工具 35 1.6.3 嵌入式开发套件──EDK 36 1.6.4 Xilinx FPGA的DSP设计工具 36 1.6.5 最常用的FPGA仿真工具──ModelSim 37 1.7 实践──运行第一个ISE实例 39 1.8 Xilinx FPGA设计资源 44 1.8.1 Virtex-5相关文档 44 1.8.2 ISE文档 45 1.8.3 应用指南 48 1.9 小结 48 1.10 问题与思考 49 第2章 ISE集成开发环境示例 51 2.1 示例背景 51 2.2 新建工程 52 2.3 新建源代码 55 2.3.1 新建Verilog源代码 55 2.3.2 新建VHDL源代码 60 2.4 设计仿真 63 2.5 完成设计 68 2.6 时序约束 70 2.7 设计实现以及验证时序约束 73 2.8 位置约束以及重新实现 74 2.9 配置FPGA 76 2.10 使用Core Generator实现设计 81 2.11 小结 86 2.12 问题与思考 86 第3章 仿真工具 87 3.1 ModelSim的用户接口 89 3.1.1 行为仿真 92 3.1.2 时序仿真 95 3.2 ModelSim仿真窗口综述 97 3.2.1 主窗口 97 3.2.2 数据流窗口 98 3.2.3 列表窗口 100 3.2.4 存储器窗口 102 3.2.5 进程窗口 102 3.2.6 对象窗口 103 3.2.7 源文件窗口 103 3.2.8 实例化窗口 104 3.2.9 波形窗口 104 3.3 仿真环境的建立 106 3.3.1 各仿真切入点需要的库文件 106 3.3.2 仿真库的命名 107 3.3.3 仿真库文件说明 107 3.3.4 库文件编译 108 3.4 一个简单的仿真示例 113 3.4.1 在ModelSim环境下进行仿真 113 3.4.2 在ISE集成环境中进行仿真 121 3.5 ModelSim中的调试方法 123 3.5.1 源文件窗口调试 124 3.5.2 波形窗口调试 126 3.5.3 数据流窗口调试 129 3.5.4 存储器窗口调试 133 3.5.5 局部变量窗口调试 136 3.5.6 列表窗口调试 139 3.6 ModelSim的其他常用操作 141 3.6.1 自动仿真 141 3.6.2 WLF文件 143 3.6.3 波形比较 146 3.6.4 SDF文件 150 3.6.5 VCD文件 151 3.7 ISim的示例演示 154 3.8 小结 154 3.9 问题与思考 155 第4章 逻辑综合以及Xplorer 157 4.1 XST综述 157 4.1.1 XST综合属性设置 158 4.2 Xplorer 169 4.2.1 Xplorer概述 169 4.2.2 Xplorer的工作模式 170 4.3 小结 172 4.4 问题与思考 172 第5章 约束 173 5.1 概述 173 5.2 时序约束 175 5.2.1 周期约束(PERIOD约束) 175 5.2.2 偏移约束(OFFSET约束) 178 5.2.3 专门约束 181 5.3 分组约束 184 5.3.1 TNM约束 184 5.3.2 TNM_NET约束 187 5.3.3 TIMEGRP约束 187 5.3.4 TPTHRU约束 188 5.3.5 TPSYNC约束 188 5.4 约

...展开详情
试读 64P Xlinx ISE 9.X FPGA_CPLD设计指南
立即下载
限时抽奖 低至0.43元/次
身份认证后 购VIP低至7折
一个资源只可评论一次,评论内容不能少于5个字
yinxiangfei304 资料不全,不好,浪费了积分!
2016-09-22
回复
intel8087 前面几章写的蛮好,后面几章有点简略
2015-05-11
回复
liudazhe 是原书的一部分
2014-04-06
回复
lihuiyuan737 很好的资源,虽然不全,可以用来学习
2014-03-10
回复
mashiying2013 资源不全,东西挺好的,找了好久了,谢谢分享!
2013-12-28
回复
您会向同学/朋友/同事推荐我们的CSDN下载吗?
谢谢参与!您的真实评价是我们改进的动力~
关注 私信
上传资源赚钱or赚积分
最新推荐
Xlinx ISE 9.X FPGA_CPLD设计指南 13积分/C币 立即下载
1/64
Xlinx ISE 9.X FPGA_CPLD设计指南第1页
Xlinx ISE 9.X FPGA_CPLD设计指南第2页
Xlinx ISE 9.X FPGA_CPLD设计指南第3页
Xlinx ISE 9.X FPGA_CPLD设计指南第4页
Xlinx ISE 9.X FPGA_CPLD设计指南第5页
Xlinx ISE 9.X FPGA_CPLD设计指南第6页
Xlinx ISE 9.X FPGA_CPLD设计指南第7页
Xlinx ISE 9.X FPGA_CPLD设计指南第8页
Xlinx ISE 9.X FPGA_CPLD设计指南第9页
Xlinx ISE 9.X FPGA_CPLD设计指南第10页
Xlinx ISE 9.X FPGA_CPLD设计指南第11页
Xlinx ISE 9.X FPGA_CPLD设计指南第12页
Xlinx ISE 9.X FPGA_CPLD设计指南第13页

试读结束, 可继续读7页

13积分/C币 立即下载