LVDS,PECL,CML 接口结构

所需积分/C币:30 2011-12-06 22:23:10 435KB PDF

介绍芯片间互连常用三种接口:pecl,lvds,cml。高质量解决高速芯片间互连问题
图}录 图1.PECL输出结构. 图2.PECL输入结构. 图3.CML输出结构. 图4.直流耦合与交流耦合情况下,CML输出波形 图5.CML输入电路配置......…. 图6.LVDS输出结构 图7LVDS输入结构 图8CML到CML的连接 图9戴维宁等效变换… 图10.PFCL与PFCL之间的直流耦合 图11.PECL与PCL之间的父流耦合. 4466778 图12.LVDS与LVDS的连接 图13. LVPECL与CML之间的交流耦合 图14 LVPECL与CML之间的电阻网络(MAX3875) 图15. LVPECL与CML之间的直流耦合(MAX3875) 图16.CML与 LVPECL之间的交流耦合 图17. LVPECL与LVDS之间的直流耦合 10 图18. LVPECL与LVDS之间的交流耦合 图19.LVDS与 LVPECL之间的直流耦合… 12 图20.LVDS与LⅤPECL之间的交流耦合 图21.CML与IVDS之间的交流耦合 图22.LVDS与CML之间的交流耦合 4 应用笔记HFAN1.0(Rev.1;4/08 Maxim Integrated Products Page LvDS、PECL和 CML DO结构 1引 小,这使得该逻辑更适合于高速数据的串行或并 行连接。PECL标准最初由 Motorola公司提出, 随着高速数据传输业务需求的增加,如何高质量 经过很长一段时间才在电子工业领域推广开。 地解决高速IC心片间的互连变得越来越重要 低功耗及优异的噪声性能是有待解决的主要问2.1PECL输出结构 题。芯片间互连通常有三种接口:PECL(正射极 PECL电路的输出结构如图1所小,包含一个差 耦合逻辑)、LⅴDS(低压差分信号)、CML(电流 分对管和一对射随器。输出射随器工作在正电源 模式逻辑)。在设计高速数字系统时,人们常会 范围内,其直流电流始终存在,这样有利于提高 遇到不同接口标准芯片间的互连,为解决这一问 题,我们首先需要了解每一种接口标准的输入和 开关速度,保持较快的关断时间。PECL输出的 适当端接是连接5092电阻至(Vcc-2V)电平。在这 输出电路结构,由此可以知道如何进行偏置和终 种端接条件下,OUI+与OUT-的典型值为(Vc 端匹配。木文介绍了高速通信系统中PECL、 CML和LVDS之间相互连接的几种方法,并给 1.3V,输出直流电流约为14mA。PECL结构的 输出阻抗很低,典型值约为(4-5)9,这表明它有 出了 Maxim产品的应用范例。 很强的驱动能力。但当负载与PECL的输出端之 2PECL接口 间有一段传输线时,低阻抗造成的背向端接失配 将导致信号的高频失真。 PECL由ECL标准发展而来,但在PECL电路中 使用的是正电溴。PECL信号的摆幅相对ECL要 VCC OUT+ OUT 50g PECL Termination 图1.PECL输出结构 应用笔记HFAN-1.0(ReV1;4/08) Maxim Integrated Products Page 1 of 14 2.2PECL输入结构 在+50V和+3.3V供电系统中,PECL接口均适 PECL输入结构如图2所示,它是一个具有高输 用,+3.3V供电系统中的PECL常被称作低压 入阻抗的差分对。该差分对共模输入电压需偏置 PECL( LVPECL)。 到(Vc-1.3V),这样允许的输入信号电平动态范 在使用PECL电路时要注意加电源去耦电路,以 围最大。Maxm公司的高频通信产品有两种形式 免受噪声的十扰,另外,PECL输出采用交流还 的PFCL输入结构:一种是片内带有偏置电路(如 是直流耦合对负载网络的形式将会提出不同的要 MAX3885);另一种是片内不含偏置电路(如 求 MAX3867、MAX3675)。对于第二种情况,需要 外加直流偏置。 表I中给出了 Maxim公司PECL输入和输出的具 体电气指标。 VCC VCC-13V lkQ (a)片内带有高阻抗偏置电路 (b)片内不含偏置电路 图2.PECL输入结构 表l.PECL输入和输出规格 参数 条件 最小值 典型值 最大值 单位 输出高压 TA=0C至+85°CVc-1.025 Vc-0.88 TA=-409C VCc-1.085 VCc-0.88 输出低压 0%C至+85C CC 1.62 TA=-40°CVcc-1.83 Ⅴcc-1.55 输入高压 Vcc-1.16 CC 0.88 输入低压 Vcc-1. 81 Vcc-1.48 应用笔记HFAN-1.0(ReV1;4/08) Maxim Integrated Products Page 2 of 14 3CML接口 OUTH CML是所有高速数据接口形式中最简单的 VCO 种,片內输入与输出端接减少了设置工作条件所 VCC-02V 需的外围器件数量。CML输岀所提供的信号摆 VCC-0. 4 幅较小,从而功耗更低。此外,50Ω背向终端匹 配减小了背向反射,从而降低了高频失真。 (a)DC-Coupled with 509 to VCC 3.1CML输出结构 OUT+ CML的输出电路形式是一个差分对管,该差分 对的集电极电阻为50g2,如图3所示。输出信号 VCC-02V 的高低电平切换是靠共发射极差分对管的开关控 VCC-0 4V 制的。假定电流源的典型值为16mA,CML输出 VCC-0.6 负载为上拉至Ⅴcc的5092电阻,则单端CML输 出信号的摆幅为Ⅴc至(Vcc-0.4V)。在这种情况 卜,CML差分输出信号摆幅典型值为800mV, (b)AC-Coupled to 50Q2 termination 共模电压为(Vc-0.2V)。对同一个电流源来说 图4.直流稠合与交流稠合情,CML输出波 若CML输出采用交流耦合至50g负载,这时的 形 直流阻抗由5092集电极电阻决定。CML输出共 模电压变为(Vc-0.4V),差分信号摆幅仍为 3.2CML输入结构 800mVpP。在交流和直流耦合情况下输出波形如 图4所小。 CML输入结构有几个重要特点,这也使它在高 速数据传输中成为常用的方式。如图5所示, Maxim公司的CML输入结构的输入阻抗为 50g,易于端接。输入晶体管作为射随器,后面 VCCp 驱动一个差分对放大器 VCC 50Q2 50c OUT+ 50g2< 16mA 图3.CML输出结构 图5.CML输入电路配置 应用笔记HFAN-1.0(ReV1;4/08) Maxim Integrated Products Page 3 of 14 表Ⅱ以MAX383MAX3832为例列出了CML的输出和输入技术参数 表l.CML输入和输出规格(负载=50g至vco) 参数 条件 最小值 典型值 最大值单位 差分输出电压 640 800 1000 m V P-p 共模输出电压 VCC-0.2 单端输入电压范围 VcC-06V Vcc+0.2V 差分输入电压摆幅 400 1200 m v p-p 注: Maxim不同产品的CML输入灵敏度不同(如MAX3875、MAX3876) 4LVDS接口 VCC LVDS用于低压差分信号点到点的传输,该方式 有若干优势,使其更具有吸引力。较小的信号摆 幅使得功耗较低,一般负载阻抗为10092的差分 线上的电流不超过4mA。这一特征使得LVDS 适合做并行数据传输。此外信号的电平很低,从 而使得该结构可以在2.5V的低电压下工作 LVDS输入信号电压可以从0V到2.4V变化,单 OUT H 端信号摆幅为400mV,这样允许输入共模电压从 OUT- 0.2V到2.2V范围内变化,也就是说LVDS允许 驱动器和接收器两端地电势有±1V的落差 4.1LVDS输出结构 Maxim公司LVDS输出结构在低功耗和高速方面 做了优化,电路如图6所示。电路差分输出阻抗 典型值为10092,表Ⅲ列出了其它一些输出指 4.2LVDS输入结构 图6.LVDS输出结构 LVDS输入结构如图7所示,IN+与Ⅳ-输入差分 阻抗为100Ω。为适应共模电压宽范围内的变 化,输入级还包括一个自适应电平转换电路,该 电路将共模电压设置为一固定值,该电路后面是 一个施密特触发器。施密特触发器的输入门限具 50 有滞回特性,触发器后级是差分放大器 ADAPTiVE SCHIMIT LEVEL TRIGGER I IN ∧ 图7.LVDS物入结构 应用笔记HFAN-1.0(ReV1;4/08) Maxim Integrated Products Page 4 of 14 表Ⅲ总结了 Maxin公司LVDS输入与输出技术 指标(适用于MAX3831、MAX3832和MAx3890)。 表Ⅲ.LVDS输入和输出规格 参数 符号 条件 最小值典型值最大值单位 输出高电压 1.475 输出低电压 0.925 差分输出电压 250 互补状态下的差分输出电压的△Vnl 25 变化幅度 输出失调电压 1.125 1275 互补状态下的输出失调电压的△vs 25 变化幅度 差分输出阻抗 80 120 2 输出电流 短接在一起 12 ma 输出电流 短接至GND 40 m 输入电压范围 2.4 差分输入电压 100 输入共模电流 LVDS输入 350 A 12V 门限滞回 差分输入阻抗 R 115 应用笔记HFAN1.0(Rev.1;4/08 Maxim Integrated Products Page 5 of 14 5接口互连 51CML到CML的连接 CML DRIVER RECEIVER 如果接收器与发送器之间采用相同的Vc电源, CML驱动器输出可以直流耦合到CML接收器输 (a)CML与CML之间采用直流耦 入,无需额外的元件。如果接收器与发送器采用 不同的电源,系统需要用交流耦合方式。交流耦 合情况下,耦合电容应足够大,以避免信号包含 长串相同数字时导致过大的低频衰减(参考应 00 用笔记HFAN-1.1)。图8给出了CML与CML之 CML 间的连接。 DRIVER RECEIVER 00 5.2PECL到PECL的连接 (b)CML与CML之间采用交流耦合 52.1直流稠合:坐动50至VCc21)的戴维宁 等效吃路 图8.CML到CML的连接 PECL输出设计成驱动5092负载至(Vcc-2V)。由 于一般情况下无法向终端网络提供(Vc-V)电 源,经常会用并联电阻,得到一个戴维宁等效电 路。图9给出了戴维宁变换的结果,5092全(Vc PECL DRIVER RECEIVER 2V)的终端匹配要求满足: R2 50c (c-21)=vc 并且(R∥R2)-5092 R1+R2 解出R1、R2,可得 60.Vc RI 并且R2=25c (c-2V) RI DRIVER RECEIVER R2 R2 图9.藏维宁等效交换 应用笔记HFAN1.0(Rev.1;4/08 Maxim Integrated Products Page 6 of 14 +33V9 在3.3V供电时,电阻按5%的精度选取,R1为 130g,R2为82g。而在+50V供电时,R1为 82g,R2为1309。图10给出了+3.3V和+5.0V 130g 130g 供电时的戴维宁等效终端网络。 注:PECL输出配置为射极开路,没有背向终端 PECL PECL 匹配(参见图1)。 DRIVER RECEIVER 5.2.2交流糊合 829 820 PFCL在交流耦合输岀到50g的终端鱼载时,在 将PECL输出交流耦合至传输线之前,需要在 PECL输出端加一个对地直流偏置电阻,如图11 所示。 (a)3.3V供电 PECL的输入端接R2和R3的选择应考虑如下几 +50V 点:(1)PECL输入直流偏压应固定在( 1.3V):()与传输线特性阻抗的匹配情况:(3)功 耗:(4)外围器件。图11a)的电路针对采用最少 829 829 的元件数进行了优化,这种情况下R2和R3的选 择应满足下面方程组: PECL PECL R3·Vcc DRIVER RECEIVER cc-1.3V并且R2∥/R3≈502 R2+R3 求解得到: 130g2 130g R2=82g2并且R3=13092+3.3V供电 并且 (b)5.0V供电 R2=689并且R3=1809+50V供电 图10.PECL与PECL之问的直流糊合 RI R <R2 PECL PECL PECL DRIVER RECEIVEE DRIVER 1002 RECEIVE R3 R3 R3 图11.PECL与PECL之同的交流稠合 应用笔记HFAN1.0(Rev.1;4/08 Maxim Integrated Products Page 7 of 14

...展开详情

评论 下载该资源后可以进行评论 1

懒惰的帮主 对三种接口的讲解很到位!
2013-01-08
回复
img
jet57
  • 分享小兵

    成功上传3个资源即可获取

关注 私信 TA的资源

上传资源赚积分,得勋章
相关内容推荐