下载 >  课程资源 >  嵌入式 > eda实验代码

eda实验代码 评分:

eda课程实验及其代码 本次实验是在完成实验二(2)的基础上对占空比可调的信号发生器进行扩展。本次实验要求通过按键来控制占空比的调节,要求设计的按键有:上翻键、下翻键,通过上翻键和下翻键来设置方波信号正负脉冲宽度,利用一排流水灯来显示按键的次数,通过观察流水灯亮的盏数确定占空比(按一次上翻键亮一盏灯,流水灯全亮时占空比调到了最高或者是最低状态,按一次下翻键灭一盏灯,流水灯全灭时占空比调到了最低或者是最高状态)。数字FPGA/CPLD开发板的引脚参考Create-EP1C12D实用指南。
2013-01-21 上传大小:112KB
分享
收藏 (1) 举报
EDA数字时钟设计(内含实验要求、代码及原理图)

EDA课程的期末考察任务,以前写的,但是只剩下这个文档了,要求如下: 结合实验室EDA实验箱,完成设计数字时钟。 1) 要求其显示时间范围是00:00 :00~23:59:59。 2) 时钟具有清零功能。 3) 时钟具有暂停计时。 4) 时钟具有调节时间功能。 5) 闹钟功能等。

立即下载
eda课程分频器实验

eda课程分频器实验程序,VHDL代码编写,偶数分频和奇数分频

立即下载
EDA实验-交通灯实验代码

简单的交通灯实验代码,module traffic(led,clk,segdat,sl); output[7:0]segdat; output[3:0]sl output[7:0]led; input clk; reg[23:0]count; reg[7:0]seg_reg; reg[3:0]sl_reg; reg[3:0]disp_dat; reg[1:0]RGY_status; reg[7:0]RGY_time; reg[7:0]led_reg;

立即下载
EDA实验红绿灯控制按键pass

红绿灯循环显示,pass强制转换,数码管显示时间倒计时,

立即下载
EDA实验报告 异步清除十进制加法计数器的设计

异步清除是指复位信号有效时,直接将计数器的状态清零。在本设计中,复位信号为clr,低电平有效;时钟信号时clk,上升沿是有效边沿。在clr清除信号无效的的前提下,当clk的上升沿到来时,如果计数器原态是9(“1001”),计数器回到0(“0000”)态,否则计数器的状态将加1。

立即下载
EDA实验报告 4选1数据选择器的实现

4选1数据选择器的逻辑符号如图1所示,其功能见表1。由表1可知,数据选择器在控制输入信号s1和s2的控制下,使输入数据信号a,b,c,d中的一个被选中传送到输出。s1和s2有4种组合值,由此可用CASE语句和IF语句来实现其功能。

立即下载
EDA实验七人表决器(代码+连线图)

7人表决器本设计就是利用EDA/SOPC-II+实验箱中的拨挡开关模块和LED模块来实现一个简单的七人表决器的功能。拨挡开关模块中的K1~K7表示七个人,当拨挡开关输入为‘1’时,表示对应的人投同意票,否则当拨挡开关输入为‘0’时,表示对应的人投反对票;LED模块中D1_1表示七人表决的结果,当同意数>3人的时候,D1_1点亮表示一致同意,同时使用试验台的大板数码管显示同意的人数,否则D1_1熄灭表示一致反对

立即下载
EDA实验各式代码

FPGA 实验的各种代码,许多常用模块和编程思想,非常丰富

立即下载
EDA基础实验总结报告

山东大学信息学院EDA基础实验总结报告,内容包含实验1 4选1数据选择器的设计;实验2 四位比较器;实验3 并行加法器设计;实验4 七人表决器;实验5 计数器设计;实验6 巴克码发生器;实验8 交通灯信号控制器设计;

立即下载
EDA 课程设计 十字路口红绿灯控制 VHDL语言实现

EDA 课程设计 一种十字路口的红路灯的智能控制系统的实现 包含停车计数模块,交通灯时长的控制和自动转换以及数码管显示和实验报告,用VHDL语言编写,quartusII

立即下载
EDA交通灯verilog代码

EDA课程实验交通灯代码,里面有实现的代码,以及操作步骤文档和仿真的文件,可以直接连接实验箱验证设计

立即下载
eda实验交通灯的实现

eda实验交通灯的实现

立即下载
EDA入门系列实验教程——流水灯

让实验板上的8个 LED实现流水灯的功能。通过这个实验,进一步掌握采用计数与判断的方式来实现分频的VHDL的编程方法以及移位运算符的使用

立即下载
EDA电子设计(25分钟倒计时)(QuartusII)

压缩包内含:题目要求说明文档,QuartusII电路设计图,实验报告所需的图片(供粘贴打印用)

立即下载
EDA技术实用教程——Verilog HDL 版(第四版)配套源码

潘松EDA技术实用教程中实验与设计的配套源码实例

立即下载
EDA实验设计简易数字钟源程序

在quartus II 9.0上用原理图设计了一个简易数字钟,这是源程序

立即下载
eda16*16的点阵实验

利用Quartus II让我们掌握一个共阴16×16点阵控制接口,并要求:在时钟信号的控制下,使点阵动态点亮,点亮方式可自行设计基本功能十进制计数器的设计方法。

立即下载
基于QuartusII的交通灯设计EDA实验(Verilog版)

南昌大学2015年EDA实验课最后一个规定实验,Quartus版本为9.0,所用芯片为EP2C35F672C8

立即下载
EDA实验代码Verilog

EDA实验代码Verilog

立即下载
EDA代码74HC85四位数值比较器代码

EDA代码74HC85四位数值比较器代码

立即下载

热点文章

下载码下载
做任务获取下载码
取消 提交下载码
img

spring mvc+mybatis+mysql+maven+bootstrap 整合实现增删查改简单实例.zip

资源所需积分/C币 当前拥有积分 当前拥有C币
5 0 0
点击完成任务获取下载码
输入下载码
为了良好体验,不建议使用迅雷下载
img

eda实验代码

会员到期时间: 剩余下载个数: 剩余C币: 剩余积分:0
为了良好体验,不建议使用迅雷下载
VIP下载
您今日下载次数已达上限(为了良好下载体验及使用,每位用户24小时之内最多可下载20个资源)

积分不足!

资源所需积分/C币 当前拥有积分
您可以选择
开通VIP
4000万
程序员的必选
600万
绿色安全资源
现在开通
立省522元
或者
购买C币兑换积分 C币抽奖
img

资源所需积分/C币 当前拥有积分 当前拥有C币
5 4 45
为了良好体验,不建议使用迅雷下载
确认下载
img

资源所需积分/C币 当前拥有积分 当前拥有C币
3 0 0
为了良好体验,不建议使用迅雷下载
VIP和C币套餐优惠
img

资源所需积分/C币 当前拥有积分 当前拥有C币
5 4 45
您的积分不足,将扣除 10 C币
为了良好体验,不建议使用迅雷下载
确认下载
下载
您还未下载过该资源
无法举报自己的资源

兑换成功

你当前的下载分为234开始下载资源
你还不是VIP会员
开通VIP会员权限,免积分下载
立即开通

你下载资源过于频繁,请输入验证码

您因违反CSDN下载频道规则而被锁定帐户,如有疑问,请联络:webmaster@csdn.net!

举报

  • 举报人:
  • 被举报人:
  • *类型:
    • *投诉人姓名:
    • *投诉人联系方式:
    • *版权证明:
  • *详细原因: