没有合适的资源？快使用搜索试试~
我知道了~
文库首页
开发技术
硬件开发
异步fifo跨时钟域处理
异步fifo跨时钟域处理
FIFO
异步时钟域
4星
· 超过85%的资源
需积分: 44
61 下载量
55 浏览量
2011-11-30
15:08:16
上传
评论
2
收藏
219KB
DOC
举报
温馨提示
立即下载
使用FPGA内部FIFO做跨时钟域的信息处理，避免亚稳态的传播。
资源推荐
资源评论
46-FPGA跨时钟域异步FIFO设计.7z
浏览：55
5星 · 资源好评率100%
FPGA跨时钟域异步FIFO设计,Vivado仿真工程
基于异步FIFO实现不同时钟域间数据传递的设计
浏览：193
摘 要：数据流在不同时钟域间的传递一直是集成电路芯片设计中的一个重点问题。本文通过采用异步FIFO的方式给出了这个问题的一种解决方法，并采用Verilog 硬件描述语言通过前仿真和逻辑综合完成设计。 关键词：异步FIFO；时钟域；Verilog引言当今集成电路设计的主导思想之一就是设计同步化，即对所有时钟控制器件(如触发器、RAM等)都采用同一个时钟来控制。但在实际的应用系统中，实现完全同步化的设
跨时钟域处理与异步FIFO.docx
浏览：159
跨时钟域处理与异步FIFO.docx
基于多时钟域的异步FIFO设计
浏览：174
4星 · 用户满意度95%
摘要：在大规模集成电路设计中，一个系统包含了很多不相关的时钟信号，当其目标域时钟与源域时钟不同时，如何 在这些不同域之间传递数据成为了一个重要问题。为了解决这个问题，我们可以用一种异步FIFO（先进先出）存储器 来实现。本文介绍了一种利用格雷码指针实现在多时钟域传递数据的FIFO 设计
异步FIFO结构及FPGA设计 ---跨时钟域设计
浏览：173
异步FIFO结构及FPGA设计 ---跨时钟域设计
高速异步FIFO 的实现
浏览：100
4星 · 用户满意度95%
ic设计基础知识，典型模块设计 采用一种新颖的异步FIFO 设计方案,解决FPGA 多时钟系统中不同时钟域传输数据的问题。该 FIFO 实现方案比传统方式简单,工作速度频率高,如设计采用了Verilog HDL 硬件语言描述还具有良好的移植性
多时钟域用两级同步或者FIFO传递数据
浏览：166
跨时钟域同步 Synthesis and Scripting Techniques for Designing Multi- Asynchronous Clock Designs Most college courses teach engineering students prescribed techniques for designing completely synchronous (s
跨时钟域信号同步方法6种
浏览：19
5星 · 资源好评率100%
讲述在IC设计中，跨时钟域信号同步方法6种
异步FIFO,用来不同时钟中，来存取数据的
浏览：143
能够存取数据，把数据的有效按先后顺序读出来，里面设有了空满标志，用来判断里面的数据是否写满，读空
异步fifo数据交互处理
浏览：30
异步fifo数据交互处理
asynchronous-fifo:具有测试平台的双时钟异步FIFO
浏览：99
异步FIFO 具有测试平台的双时钟异步FIFO的VHDL代码
verilog基本电路设计(包括：时钟域同步、无缝切换、异步fifo、去抖滤波)).doc
浏览：103
verilog基本电路设计(包括：时钟域同步、无缝切换、异步fifo、去抖滤波)).doc
FPGA设计中跨时钟域同步方法的研究
浏览：149
跨时钟域的同步问题是现场可编程门阵列（FPGA）设计中的一个难点，本文分析跨时钟域所带来的亚稳态，提出FPGA设计中跨时钟域的同步方法，重点介绍利用异步FIFO实现跨时钟域的同步方法，并用Verilog HDL硬件描述语言...
多时钟域异步FIFO 设计
浏览：70
3星 · 编辑精心推荐
异步FIFO，多时钟域，多位宽。FPGA 设计。
异步FIFO结构及FPGA设计
浏览：46
4星 · 用户满意度95%
异步FIFO结构及FPGA设计 异步FIFO结构及FPGA设计 异步FIFO结构及FPGA设计
异步fifo的verilog实现
浏览：190
该资源是实现了的通过异步fifo进行跨时钟域传输的vivado工程，在不同的时钟域进行fifo数据读写，并用读写地址的格雷码判断fifo空满产生空满标志。工程代码基于vivado2017.4，并在modelsim10.6上仿真成功。工程中附有...
数字IC笔面常考，跨时钟域神器 -异步FIFO源码及仿真文件
浏览：92
简洁直观的异步FIFO组成，锻炼Coding style的小练习。
异步FIFO解决方案
浏览：42
跨时钟域FIFO读写空、满信号产生解析，有部分参考代码
异步fifo时序原理
浏览：118
5星 · 资源好评率100%
在大规模ASIC或FPGA设计中，多时钟系统往往是不可避免的，这样就产生了不同时钟域数据传输的问题，其中一个比较好的解决方案就是使用异步FIFO来作不同时钟域数据传输的缓冲区，这样既可以使相异时钟域数据传输的时序要求变得宽松，也提高了它们之间的传输效率。此文内容就是阐述异步FIFO的设计。
异步FIFO设计思路指导
浏览：81
在大规模ASIC或FPGA设计中，多时钟系统往往是不可避免的，这样就产生了不同时钟域数据传输的问题，其中一个比较好的解决方案就是使用异步FIFO来作不同时钟域数据传输的缓冲区，这样既可以使相异时钟域数据传输的时序...
异步FIFO源代码
浏览：23
异步FIFO，跨时钟通信必备，完整代码verilog版本.......
异步FIFO.pdf
浏览：55
异步FIFO的工作原理、同步化分析处理、跨时钟域解决方案以及fpga代码示例讲解，适合初学者学习使用。
FPGA中的亚稳态 毛刺 异步FIFO
浏览：55
FPGA中的亚稳态 毛刺 异步FIFO 介绍亚稳态、毛刺以及异步FIFO
FIFO_ASYNC_CDC_异步fifo设计_
浏览：60
在大规模ASIC或FPGA设计中，多时钟系统往往是不可避免的，这样就产生了不同时钟域数据传输的问题，其中一个比较好的解决方案就是使用异步FIFO来作不同时钟域数据传输的缓冲区，这样既可以使相异时钟域数据传输的时序...
论文研究-一种实现高速异步FIFO的FPGA方法.pdf
浏览：77
在跨时钟域传递数据的系统中，常采用异步FIFO（First In First Out，先进先出队列）口来缓冲传输的数据，以克服亚稳态产生的错误，保证数据的正确传输。但由于常规异步FIFO模块中的RAM存储器读写寻址指针常采用格雷...
同步和异步FIFOVerilog源码
浏览：193
使用Verilog，编写了同步FIFO和异步FIFO，其中异步FIFO可以用来处理跨时钟域问题，文件中包含了Testbench，已在Modelsim中经过仿真
串口助手工具合集.zip
浏览：164
5星 · 资源好评率100%
收集整理常用的一些串口工具，比如串口波形显示，modbus协议调试，串口多条发送等各种功能软件。
OLED显示温度和时间-STM32F103C8T6（完整程序工程+原理图+相关资料）.zip
浏览：23
5星 · 资源好评率100%
OLED 屏幕显示时间，温度。时间可以校准，屏幕通过取模，可以显示汉字。
pn532模拟资料包.zip
浏览：164
5星 · 资源好评率100%
使用pn532实现。手环模拟加密门禁卡的一些必需软件，包括M1T-v1.6.6、M1T-v1.6.6、驱动等。
评论
收藏
内容反馈
立即下载
资源评论
资源反馈
评论星级较低，若资源使用遇到问题可联系上传者，3个工作日内问题未解决可申请退款~
联系上传者
评论
Arist9612
2020-04-06
应该是下载的知网文章比较老，图片不清
llszxm
2014-10-26
资源很不错，值得下载。
hltqzk
粉丝: 0
资源:
1
私信
上传资源 快速赚钱
我的内容管理
展开
我的资源
快来上传第一个资源
我的收益
登录查看自己的收益
我的积分
登录查看自己的积分
我的C币
登录后查看C币余额
我的收藏
我的下载
下载帮助
前往需求广场，查看用户热搜
最新资源
半波天线阵子仿真文件文件
自助点餐微信小程序源码+数据库（毕业设计）.zip
PyTorch使用技巧和教程
某大数据平台针对车联网场景的各个组件参数调优POC说明
Java安全知识点总结
3DMAX百叶窗帘生成器插件下载
基于微信平台的的外卖点餐小程序的设计与实现源码+数据库（毕业设计）.zip
grads绘图实习报告一
实验一.asm
py爬虫bilibili-user-master
资源上传下载、课程学习等过程中有任何疑问或建议，欢迎提出宝贵意见哦~我们会及时处理！
点击此处反馈
安全验证
文档复制为VIP权益，开通VIP直接复制
信息提交成功
