.
基础上，用 Verilog HDL 实现完整的 MIPS—CPU 控制器的设
计，并根据仿真波形，验证设计的正确性，并对出现的故障
进行定位，修改程序，重新编译；
（3）设计控制器的硬件下载测试方案。将编译通过的电路
下载到实验台中。根据硬件调试结果验证设计的正确性，并
对出现的故障进行定位，修改程序重新编译；最终完成控制
器的硬件电路设计；
（4）在 MIPS—CPU 指令系统的数据通路基础上，增加控制
单元电路，并进行编译，仿真波形和调试。根据仿真波形，
验证设计的正确性，并对出现的故障进行定位，修改程序，
重新编译；
（5）对增加了控制单元的顶层数据通路设计硬件下载测试
方案。将编译通过的电路下载到实验台中。根据硬件调试结
果验证设计的正确性，并对出现的故障进行定位，修改程序，
重新编译；最终完成增加了控制单元的顶层数据通路设计。
三．实验原理与步骤
1.把指令执行分成多个阶段，每个阶段在一个时钟周期内完
成
（1）.时钟周期以最复杂阶段所花时间为准
（2）.尽量分成大致相等的若干阶段
（3）.每个阶段内最多只能完成：1 次访存 或 1 次寄存器堆
读/写 或 1 次 ALU
教育资料
